參數(shù)資料
型號(hào)： SSTV16859MTD
廠商： FAIRCHILD SEMICONDUCTOR CORP
元件分類： 通用總線功能
英文描述： Dual Output 13-Bit Register with SSTL-2 Compatible I/O and Reset
中文描述： SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO64
封裝： 6.10 MM, MO-153, TSSOP-64
文件頁數(shù)： 5/8頁
文件大小： 168K
代理商： SSTV16859MTD
5
www.fairchildsemi.com
S
DC Electrical Characteristics
(Continued)
AC Electrical Characteristics
(Note 6)
Note 6:
Refer to Figure 1 through Figure 7.
Note 7:
This parameter is not production tested.
Note 8:
For data signal input slew rate
≥
1 V/ns.
Note 9:
For data signal input slew rate
≥
0.5 V/ns and
<
1 V/ns.
Note 10:
For CK, CK signals input slew rates are
≥
1 V/ns.
Capacitance
(Note 11)
Note 11:
T
A
=
+
25
°
C, f
=
1 MHz, Capacitance is characterized but not tested.
Symbol
Parameter
Conditions
V
DD
(V)
Min
Typ
Max
Units
R
OH
R
OL
R
O
Output HIGH On Resistance
Output LOW On Resistance
I
OH
=
20 mA
I
OL
=
20 mA
I
O
=
20 mA, T
A
=
25
°
C
2.3 to 2.7
2.3 to 2.7
7
7
20
20
| R
OH
- R
OL
|
2.5
4
Symbol
Parameter
T
A
=
0
°
C to
+
70
°
C, C
L
=
30 pF, R
L
=
50
V
DD
=
2.5V
±
0.2V; V
DDQ
=
2.5V
±
0.2V
Min
Typ
200
Units
Max
f
MAX
Maximum Clock Frequency
MHz
t
W
t
ACT
(Note 7)
Pulse Duration, CK, CK HIGH or LOW (Figure 2)
Differential Inputs Activation Time,
data inputs must be LOW after RESET HIGH (Figure 3)
2.5
ns
22
ns
t
INACT
(Note 7)
Differential Inputs De-activation Time,
data and clock inputs must be held at valid levels
(not floating) after RESET LOW
22
ns
t
S
Setup Time, Fast Slew Rate (Note 8)(Note 9) (Figure 5)
Setup Time, Slow Slew Rate (Note 9)(Note 10) (Figure 5)
Hold Time, Fast Slew Rate (Note 8)(Note 10) (Figure 5)
0.75
0.9
0.75
ns
t
H
ns
Hold Time, Slow Slew Rate (Note 9)(Note 10) (Figure 5)
Reset Removal Time (Figure 7)
0.9
10
t
REM
ns
t
PHL
, t
PLH
Propagation Delay CK, CK to Q
n
(Figure 4)
1.1
2.8
ns
t
PHL
Propagation Delay RESET to Q
n
(Figure 6)
5.0
ns
Symbol
C
IN
Parameter
Min
2.2
Typ
Max
3.2
Units
pF
Conditions
Data Pin Input Capacitance
V
DD
=
2.5V, V
I
=
V
REF
±
310 mV
CK, CK - Input Capacitance
2.2
3.2
pF
V
DD
=
2.5V, V
ICR
=
1.25, V
I(PP)
=
360 mV
RESET
2.3
3.3
pF
V
DD
=
2.5V, V
I
=
V
DD
or GND
相關(guān)PDF資料
PDF描述
SSTVF16857 DDR PC1600-PC3200 14-bit SSTL_2 registered driver with differential clock inputs
SSTVF16857DGG DDR PC1600-PC3200 14-bit SSTL_2 registered driver with differential clock inputs
SSTVF16857DGV DDR PC1600-PC3200 14-bit SSTL_2 registered driver with differential clock inputs
SSTVF16857EV DDR PC1600-PC3200 14-bit SSTL_2 registered driver with differential clock inputs
SSU1N45 256K (32K x 8) Static RAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SSTV16859MTDX 功能描述:寄存器 13-Bit Register DO SSTL-2 Comp RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTVA16857AG 功能描述:IC REGIST BUFF 14BIT DDR 48TSSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
SSTVA16857AGLF 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTVA16857AGLFT 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTVA16857AGT 功能描述:IC REGIST BUFF 14BIT DDR 48TSSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*