- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9715 > SSTUAF32869AHLF (IDT, Integrated Device Technology Inc)IC REGIST BUFF 25BIT DDR2 150BGA PDF資料下載
參數(shù)資料
| 型號(hào)： | SSTUAF32869AHLF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 4/20頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC REGIST BUFF 25BIT DDR2 150BGA |
| 產(chǎn)品變化通告： | Product Discontinuation 09/Dec/2011 |
| 標(biāo)準(zhǔn)包裝： | 240 |
| 邏輯類型： | 1:2 可配置寄存緩沖器 |
| 電源電壓： | 1.7 V ~ 1.9 V |
| 位數(shù)： | 14 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 150-TFBGA |
| 供應(yīng)商設(shè)備封裝： | 150-CABGA（8x13） |
| 包裝： | 托盤 |
ICSSSTUAF32869A
14-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
14-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
12
ICSSSTUAF32869A
7095/14
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration, CLK, CLK HIGH or LOW
1
ns
tACT1
1
VREF must be held at a valid input voltage level and data inputs must be held at valid logic levels for a
minimum time of tACT(max) after RESET is taken HIGH.
Differential Inputs Active Time
10
ns
tINACT2
2
VREF, data, and clock inputs must be held at a valid input voltage levels (not floating) for a minimum
time of tINACT(max) after RESET is taken LOW.
Differential Inputs Inactive Time
15
ns
tSU
Setup
Time
DCS before CLK
↑ , CLK↓, CSR HIGH; CSR before
CLK
↑ , CLK↓, DCS HIGH
0.7
ns
DCS before CLK
↑ , CLK↓, CSR LOW
0.5
DODT, DOCKE, and data before CLK
↑ , CLK↓
0.5
PAR_IN before CLK
↑ , CLK↓
0.5
tH
Hold
Time
DCS, DODT, DCKE, and data after CLK
↑ , CLK↓
0.5
ns
PAR_IN after CLK
↑ , CLK↓
0.5
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fMAX
Max Input Clock Frequency
340
MHz
tPDM
Propagation Delay, single-bit switching, CLK
↑ / CLK↓to Qn
1.1
1.9
ns
tPDMSS
Propagation Delay, simultaneous switching, CLK
↑ / CLK↓to Qn
2
ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ / CLK↓to PTYERR
0.9
3
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ / CLK↓to PTYERR
0.4
2.4
ns
tPD
Propagation Delay from CLK
↑ / CLK↓to PPO
0.3
1.6
ns
tPHL
HIGH to LOW Propagation Delay, RESET
↓to Qn↓
3ns
tPLH
LOW to HIGH Propagation Delay, RESET
↓to PTYERR↑
3ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SSTUAF32866BHLF | IC REGIST BUFF 25BIT DDR2 96-BGA |
| VI-25N-IW-B1 | CONVERTER MOD DC/DC 18.5V 100W |
| VI-JW4-MX-F4 | CONVERTER MOD DC/DC 48V 75W |
| VI-253-IW-B1 | CONVERTER MOD DC/DC 24V 100W |
| VI-JW4-MX-F2 | CONVERTER MOD DC/DC 48V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SSTUAF32869AHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 150BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUB32864 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:1.8 V configurable registered buffer for DDR2-800 RDIMM applications |
| SSTUB32864AHLF | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUB32864AHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SSTUB32864BHLF | 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。