參數(shù)資料
型號(hào)： SSTUAF32866CHLF
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 7/30頁
文件大?。?/td> 0K
描述： IC REGIST BUFF 25BIT DDR2 96-BGA
標(biāo)準(zhǔn)包裝： 270
邏輯類型： 1:2 可配置寄存緩沖器
電源電壓： 1.7 V ~ 1.9 V
位數(shù)： 25，14
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 96-LFBGA
供應(yīng)商設(shè)備封裝： 96-CABGA（13.5x5.5）
包裝： 托盤
ICSSSTUAF32866C
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
25-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
15
ICSSSTUAF32866C
7100/12
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration, CLK, CLK HIGH or LOW
1
ns
tACT1
1
VREF must be held at a valid input voltage level and data inputs must be held at valid logic levels for a
minimum time of tACT(max) after RESET is taken HIGH.
Differential Inputs Active Time
10
ns
tINACT2
2
VREF, data, and clock inputs must be held at a valid input voltage levels (not floating) for a minimum
time of tINACT(max) after RESET is taken LOW.
Differential Inputs Inactive Time
15
ns
tSU
Setup
Time
DCS before CLK
↑ , CLK↓, CSR HIGH; CSR before
CLK
↑ , CLK↓, DCS HIGH
0.7
ns
DCS before CLK
↑ , CLK↓, CSR LOW
0.5
DODT, DOCKE, and data before CLK
↑ , CLK↓
0.5
PAR_IN before CLK
↑ , CLK↓
0.5
tH
Hold
Time
DCS, DODT, DCKE, and data after CLK
↑ , CLK↓
0.5
ns
PAR_IN after CLK
↑ , CLK↓
0.5
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
fMAX
Max Input Clock Frequency
410
MHz
tPDM
Propagation Delay, single bit switching, CLK
↑ / CLK↓to Qn
1.3
1.9
ns
tPDMSS
Propagation Delay, simultaneous switching, CLK
↑ / CLK↓to Qn
2
ns
tPD
Propagation Delay, CLK
↑ / CLK↓to PPO
0.5
1.7
ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ / CLK↓to QERR
0.9
3
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ / CLK↓to QERR
0.9
2.4
ns
tPHL
HIGH to LOW Propagation Delay, RESET
↓to PPO to Qn↓
3ns
tPLH
LOW to HIGH Propagation Delay, RESET
↓to QERR↑
3ns
相關(guān)PDF資料
PDF描述
SSTUAF32868AHLF IC REGIST BUFF 25BIT DDR2 176BGA
SSTUAF32868BHLFT IC REG BUFFER 28BIT DDR2 176BGA
SSTUAF32869AHLFT IC REGIST BUFF 25BIT DDR2 150BGA
SSTUB32864AHLF IC REGIST BUFF 25BIT DDR2 96-BGA
SSTUB32866BHLFT IC REGIST BUFF 25BIT DDR2 96-BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SSTUAF32866CHLFT 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
SSTUAF32868AHLF 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTUAF32868AHLFT 功能描述:寄存器 RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTUAF32868BHLF 功能描述:IC REG BUFFER 28BIT DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
SSTUAF32868BHLFT 功能描述:IC REG BUFFER 28BIT DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*