- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄98081 > SK12439PJ 800 MHz, OTHER CLOCK GENERATOR, PQCC28 PDF資料下載
參數(shù)資料
| 型號(hào)： | SK12439PJ |
| 元件分類(lèi)： | 時(shí)鐘產(chǎn)生/分配 |
| 英文描述： | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| 封裝： | PLASTIC, LCC-28 |
| 文件頁(yè)數(shù)： | 16/18頁(yè) |
| 文件大小： | 233K |
| 代理商： | SK12439PJ |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)第18頁(yè)
7
Revision 1/February 9, 2001
www.semtech.com
HIGH-PER.ORMANCE PRODUCTS
SK12439
ADVANCED
Application Information (continued)
PLL 12439
M COUNTER
SHIFT
REG
12-BIT
0
1
N DIVIDE
(1, 2, 4, 8)
LATCH
Reset
FREF
S_CLOCK
S_DATA
S_LOAD
P_LOADB
MCNT
VC0
Shift Register Out
DECODE
FDIV4
MCNT/2
LOW
FOUT
MCNT/2
FREF
HIGH
7
0
SEL_CLK
T0
T1
T2
TEST
MUX
FOUT
(VIA ENABLE GATE)
TEST
T2 = T1 = 1, T0 = 0: Test Mode (PLL Bypass)
S_CLOCK is selected, MCNT is on TEST output, S_CLOCK divide by N is on FOUT pin
P_LOADB acts as reset for test pin latch. When latch reset, T2 data is shifted out of TEST pin.
Figure 4. Serial Test Clock Block Diagram
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SK12439PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SL15100ZIT-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| SL15100ZCT-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| SL15102DI-XXX | OTHER CLOCK GENERATOR, DSO8 |
| SL15300EZCT-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SK125 | 制造商:Thomas & Betts 功能描述: |
| SK1250C | 制造商:DEC 制造商全稱(chēng):DEC 功能描述:12 AMP SCHOTTKY BARRIER RECTIFIERS |
| SK12516 | 制造商:Cooper Wiring Devices 功能描述: |
| SK1260C | 制造商:DEC 制造商全稱(chēng):DEC 功能描述:12 AMP SCHOTTKY BARRIER RECTIFIERS |
| SK1270C | 制造商:DEC 制造商全稱(chēng):DEC 功能描述:12 AMP SCHOTTKY BARRIER RECTIFIERS |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。