- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2109 > SI5374B-A-GL (Silicon Laboratories Inc)IC CLK GEN/JITTER ATTEN 80LBGA PDF資料下載
參數(shù)資料
| 型號： | SI5374B-A-GL |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 3/69頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GEN/JITTER ATTEN 80LBGA |
| 標(biāo)準(zhǔn)包裝： | 240 |
| 系列： | DSPLL® |
| 類型： | 時鐘發(fā)生器，漂移衰減器 |
| PLL： | 是 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 8:8 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 808MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 2.75 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 80-LBGA |
| 供應(yīng)商設(shè)備封裝： | 80-BGA（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | 336-2046 |
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁
Si5374
Rev. 1.1
11
Table 5. Performance Specifications
VDD = 1.8 V ±5% or 2.5 V ±10%, TA = –40 to 85 °C
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
PLL Performance1
tLOCKMP
Start of ICAL to
of LOL,
FASTLOCK enabled
—1
1.5
s
Si5374C-A-xL
—
0.8
1.0
Settle Time2 Si5374B-A-xL
tSETTLE
Start of ICAL to FOUT within
5 ppm of final value
—1.2
1.5
s
Si5374C-A-xL
—
4.2
5.0
Output Clock Phase Change
tP_STEP
After clock switch
f3
128 kHz
—200
—
ps
Closed Loop Jitter Peaking
JPK
—
0.05
0.1
dB
Jitter Tolerance
JTOL
Jitter Frequency
Loop
Bandwidth
5000/BW
—
ns
pk-pk
Phase Noise
fout = 622.08 MHz
CKOPN
1 kHz Offset
—
–106
—
dBc/Hz
10 kHz Offset
—
–114
—
dBc/Hz
100 kHz Offset
—
–116
—
dBc/Hz
1 MHz Offset
—
–132
—
dBc/Hz
Spurious Noise
SPSPUR
Max spur @ n x F3
(n
1, n x F3 < 100 MHz)
—–70
—
dBc
Jitter Generation
JGEN
fIN =fOUT =622.08MHz,
BW = 120 Hz
LVPECL output
12 kHz–20 MHz
—
350
410
fs rms
50 kHz–80 MHz
—
410
—
fs rms
Notes:
1.
fin = fout = 622.08 MHz; BW = 7 Hz; LVDS, OSC = .121.109 MHz.
2.
Lock and settle time performance is dependent on the frequency plan and the OSC_P/OSC_N reference frequency
and LOCKT setting (see application note, "AN803: Lock and Settling Time Considerations for the Si5324/27/69/74
Any-Frequency Jitter Attenuating Clock ICs". Visit the Silicon Labs Technical Support web page at:
https://www.silabs.com/support/pages/contacttechnicalsupport.aspx to submit a technical support request regarding
the lock time of your frequency plan.
3.
LOCKT = 3.3 ms.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI5375B-A-GL | IC CLK GEN/JITTER ATTEN 80LBGA |
| SI8241CB-B-IS1 | IC AUDIO DRIVER PWM 16-SOIC |
| SKY72300-21 | IC SYNTHESIZER 2.1GHZ 28-EPTSSOP |
| SKY72300-362 | IC SYNTHESIZER 2.1GHZ 24QFN |
| SKY72301-22 | IC SYNTHESIZER 1GHZ 28-EPTSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Si5374-EVB | 功能描述:時鐘和定時器開發(fā)工具 QUAD DSPLL 8IN/8OUT CLOCK EVAL KIT RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5375B-A-BL | 功能描述:時鐘合成器/抖動清除器 Loop BW 60Hz-8.4 kHz 4In/Out 2kHz-808MHz RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| Si5375B-A-GL | 功能描述:時鐘合成器/抖動清除器 QUAD DSPLL JITT ATT CLK ST LP BW 4IN/OUT RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| Si5375-EVB | 功能描述:時鐘和定時器開發(fā)工具 QUAD DSPLL 4IN/4OUT CLOCK EVAL KIT RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5376B-A-BL | 制造商:Silicon Laboratories Inc 功能描述:QUAD DSPLL JITTER ATTENUATING CLOCK, - Trays 制造商:Silicon Laboratories Inc 功能描述:IC CLK GEN/JITTER ATTEN 80PBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。