- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8957 > SI5369C-C-GQ (Silicon Laboratories Inc)IC CLK MULT JITTER ATTEN 100TQFP PDF資料下載
參數(shù)資料
| 型號： | SI5369C-C-GQ |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 3/84頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK MULT JITTER ATTEN 100TQFP |
| 標準包裝： | 90 |
| 系列： | DSPLL® |
| 類型： | * |
| PLL： | 是 |
| 輸入： | LVCMOS |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 4:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 346MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應商設備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
Si5369
Rev. 1.0
11
Phase Change due to
Temperature
Variation1
tTEMP
Max phase changes from
–40 to +85 °C
—300
500
ps
PLL Performance
(fin = fout = 622.08 MHz; BW = 7 Hz; LVPECL, XAXB = 114.285 MHz)
Lock Time2
tLOCKMP
Start of ICAL to
of LOL
—
0.8
1.0
s
Settle Time2
tSETTLE
Start of ICAL to FOUT
within 5 ppm of final value
—4.2
5.0
s
Output Clock Phase
Change
tP_STEP
After clock switch
f3
128 kHz
—200
—
ps
Closed Loop Jitter
Peaking
JPK
—0.05
0.1
dB
Jitter Tolerance
JTOL
Jitter Frequency
Loop
Bandwidth
5000/BW
—
ns pk-pk
Phase Noise
fout = 622.08 MHz
CKOPN
100 Hz Offset
—
–95
—
dBc/Hz
1 kHz Offset
—
–110
—
dBc/Hz
10 kHz Offset
—
–117
—
dBc/Hz
100 kHz Offset
—
–118
—
dBc/Hz
1 MHz Offset
—
–131
—
dBc/Hz
Spurious Noise
SPSPUR
Max spur @ n x F3
(n
1, n x F3 < 100 MHz)
—–67
—
dBc
Table 3. AC Specifications (Continued)
(VDD = 1.8 ± 5%, 2.5 ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
Notes:
1. Input to output phase skew after an ICAL is not controlled and can assume any value.
2. Lock and settle time performance is dependent on the frequency plan and the XAXB reference frequency. Please visit
the Silicon Labs Technical Support web page at: https://www.silabs.com/support/pages/contacttechnicalsupport.aspx
to submit a technical support request regarding the lock time of your frequency plan.
相關PDF資料 |
PDF描述 |
|---|---|
| ICS843204AGILFT | IC SYNTHESIZER LVPECL 48-TSSOP |
| FXLP34L6X | TRANSLATOR 1BIT UNIDIR 6MICRPAK |
| VE-J7N-MZ-F4 | CONVERTER MOD DC/DC 18.5V 25W |
| VE-J7M-MZ-F4 | CONVERTER MOD DC/DC 10V 25W |
| MS27484E24F29SA | CONN PLUG 29POS STRAIGHT W/SCKT |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SI5369C-C-GQR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5369D-C-GQ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 LW LOOP BW AR CLK MULT/JITTER 4IN 5OUT RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5369D-C-GQR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Lo Loop BW Clk Multi Jitter Attn 4In/5Out RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| Si5369-EVB | 功能描述:時鐘和定時器開發(fā)工具 SI5369 DEV KIT RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5374B-A-BL | 功能描述:時鐘合成器/抖動清除器 Quad DSPLL Jittr Clk Low loop BW 8In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。