Figure 4. Si5326 Typical Application Circuit (I2
參數(shù)資料
型號(hào)： SI5326A-C-GM
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 9/72頁(yè)
文件大?。?/td> 0K
描述： IC ANY-RATE MULTI/ATTEN 36-QFN
標(biāo)準(zhǔn)包裝： 490
系列： DSPLL®
類型： 時(shí)鐘放大器，振動(dòng)衰減器
PLL： 是
輸入： 時(shí)鐘
輸出： CML，CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 2:2
差分 - 輸入:輸出： 是/是
頻率 - 最大： 1.4GHz
除法器/乘法器： 是/是
電源電壓： 1.71 V ~ 3.63 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 36-VFQFN 裸露焊盤
供應(yīng)商設(shè)備封裝： 36-QFN（6x6）
包裝： 托盤
Si5326
Rev. 1.0
17
3. Typical Application Circuit
Figure 4. Si5326 Typical Application Circuit (I2C Control Mode)
Note:
For an example schematic and layout, refer to the Si5325/26-EVB User’s Guide.
Figure 5. Si5326 Typical Application Circuit (SPI Control Mode)
Note:
For an example schematic and layout, refer to the Si5325/26-EVB User’s Guide.
GN
D
PA
D
Si5326
INT_C1B
C2B
LOL
RST
CKOUT1+
CKOUT1–
VD
D
GN
D
Ferrite
Bead
System
Power
Supply
C1
C2
C3
Serial Data
Serial Clock
Reset
Interrupt/CKIN1 Invalid Indicator
CKIN2 Invalid Indicator
PLL Loss of Lock Indicator
Clock Outputs
CKOUT2+
CKOUT2–
SDA
SCL
I2C Interface
Serial Port Address
A[2:0]
CMODE
Control Mode (L)
100
0.1 F
+
–
100
0.1 F
+
–
C4
0.1 F
1 F
Clock Select/Clock Active
CS_CA
1. Assumes differential LVPECL termination (3.3 V) on clock inputs.
2. Denotes tri-level input pins with states designated as L (ground), M (VDD/2), and H (VDD).
3. I2C-required pull-up resistors not shown.
Notes:
XA
XB
Refclk+
Option 2:
0.1 F
Refclk–
0.1 F
RATE[1:0]
2
Crystal/Ref Clk Rate
VDD
15 k
15 k
XA
XB
Crystal
Option 1:
Input
Clock
Sources*
CKIN2+
CKIN2–
130
130
82
82
VDD = 3.3 V
130
130
82
82
VDD = 3.3 V
CKIN1+
CKIN1–
G
ND
P
A
D
INC
DEC
Output Phase Control
Si5326
RST
CKOUT1+
CKOUT1–
VD
D
GN
D
Ferrite
Bead
System
Power
Supply
C1
C2
C3
Reset
Clock Outputs
CKOUT2+
CKOUT2–
CMODE
Control Mode (H)
CKIN2+
CKIN2–
100
0.1 F
+
–
100
0.1 F
+
–
C4
0.1 F
1 F
CKIN1+
CKIN1–
INT_C1B
C2B
SPI Interface
LOL
Interrupt/CLKIN1 Invalid Indicator
CLKIN2 Invalid Indicator
PLL Loss of Lock Indicator
Serial Data Out
Serial Data In
SDO
SDI
Serial Clock
SCLK
Slave Select
SS
Clock Select/Clock Active
CS_CA
G
ND
P
A
D
1. Assumes differential LVPECL termination (3.3 V) on clock inputs.
2. Denotes tri-level input pins with states designated as L (ground), M (VDD/2), and H (VDD).
Notes:
Input
Clock
Sources*
130
130
82
82
VDD = 3.3 V
130
130
82
82
VDD = 3.3 V
XA
XB
Refclk+
Option 2:
0.1 F
Refclk–
0.1 F
RATE[1:0]2
Crystal/Ref Clk Rate
VDD
15 k
15 k
XA
XB
Crystal
Option 1:
INC
DEC
Output Phase Control
相關(guān)PDF資料
PDF描述
SI5330J-A00223-GM IC CLK BUFFER TRANSLA 1:8 24-QFN
SI5338G-A-GM IC CLK GEN I2C BUS PROG 24QFN
SI5350A-A-GM IC CLK GEN PLL BLANK CUST 20-QFN
SI5350B-A-GM IC CLK GEN PLL BLANK CUST 20-QFN
SI5350C-A-GM IC CLK GEN PLL BLANK CUST 20-QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5326A-C-GMR 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 Precision Clk Xplier Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
Si5326B-B-GM 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 2 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
SI5326B-B-GMR 制造商:Silicon Laboratories Inc 功能描述:
Si5326B-C-GM 功能描述:鎖相環(huán) - PLL ANY-RATE CLK MULT JITTER ATTEN 2 OUTS RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
SI5326B-C-GMR 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 Precision Clk Xplier Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*