- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2108 > SI5320-H-GL (Silicon Laboratories Inc)IC CLOCK MULT SONET/SDH 63LFBGA PDF資料下載
參數(shù)資料
| 型號： | SI5320-H-GL |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 19/34頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT SONET/SDH 63LFBGA |
| 標(biāo)準(zhǔn)包裝： | 260 |
| 系列： | DSPLL® |
| 類型： | 時鐘乘法器 |
| PLL： | 是 |
| 輸入： | LVTTL |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 693MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -20°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 63-LBGA |
| 供應(yīng)商設(shè)備封裝： | 63-PBGA（9x9） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
Si5320
26
Rev. 2.5
H6
H7
CLKOUT+
CLKOUT–
OCML
Differential Clock Output.
High frequency clock output. The frequency of the
CLKOUT output is a multiple of the frequency of the
CLKIN input. The input-to-output frequency multipli-
cation factor is set by selecting the clock input range
and the clock output range. The frequency of the
CLKOUT clock output can be in the 19, 155, or
622 MHz range as indicated in Table 3 on page 7.
The clock output frequency is selected using the
FRQSEL[1:0] pins. The clock input frequency is
selected using the INFRQSEL[2:0] pins. An addi-
tional scaling factor of either 255/238 or 238/255
may be selected for FEC operation using the
FEC[1:0] control pins.
H5
H8
FRQSEL[0]
FRQSEL[1]
I*
LVTTL
Clock Output Frequency Range Select
Select frequency range of the clock output, CLK-
OUT. (See Table 3 on page 7.)
00 = Clock Driver Powerdown.
01 = 19 MHz Frequency Range.
10 = 155 MHz Frequency Range.
11 = 622 MHz Frequency Range.
A3
A2
FEC[0]
FEC[1]
I*
LVTTL
Forward Error Correction (FEC) Selection.
Enable or disable scaling of the input-to-output fre-
quency multiplication factor for FEC clock rate com-
patibility.
The frequency of the CLKOUT output is a multiple of
the frequency of the CLKIN input. The input-to-out-
put frequency multiplication factor is set by selecting
the clock input range and the clock output range.
The clock output frequency is selected using the
FRQSEL[1:0] pins. The clock input frequency is
selected using the INFRQSEL[2:0] pins. An addi-
tional scaling factor of either 255/238 or 238/255
may be selected for FEC operation using the
FEC[1:0] control pins as indicated below.
00 = No FEC scaling.
01 = 255/238 FEC scaling for all clock outputs.
10 = 238/255 FEC scaling for all clock inputs.
11 = Reserved.
Note:
FEC[1:0] must be set to 00 when DBLBW is set
high.
Table 11. Si5320 Pin Descriptions (Continued)
Pin #
Pin Name
I/O
Signal Level
Description
*Note:
The LVTLL inputs on the Si5320 device have an internal pulldown mechanism that causes these inputs to default to a
logic low state if the input is not driven from an external source.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI5321-G-BC | IC PREC CLOCK MULTIPLIER 63CBGA |
| SI5321-H-BL | IC CLOCK MULT SONET/SDH 63-PBGA |
| SI5322-B-GM | IC PREC CLOCK MULTIPLIER 36QFN |
| SI5323-B-GM | IC MULTIPLIER/ATTENUATOR 36QFN |
| SI5325A-C-GM | IC UP-PROG CLK MULTIPLIER 36-QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5320-X-BC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SONET/SDH PRECISION CLOCK MULTIPLIER IC |
| SI5321 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SONET/SDH PRECISION CLOCK MULTIPLIER IC |
| SI5321-EVB | 功能描述:時鐘和定時器開發(fā)工具 G.709FEC & 66/64Sc 19-2.5GHz Output RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5321-F-BC | 功能描述:時鐘合成器/抖動清除器 FOR NEW DESIGNS RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SI5321-G-BC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precision Clock 19 to 2500MHz RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。