- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2108 > SI5310-C-GM (Silicon Laboratories Inc)IC CLOCK MULTIPLIER/REGEN 20-QFN PDF資料下載
參數(shù)資料
| 型號： | SI5310-C-GM |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 13/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULTIPLIER/REGEN 20-QFN |
| 標(biāo)準(zhǔn)包裝： | 75 |
| 系列： | DSPLL® |
| 類型： | 時鐘乘法器 |
| PLL： | 帶旁路 |
| 輸入： | 時鐘 |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 668MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 2.375 V ~ 2.625 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 20-MLP（4x4） |
| 包裝： | 管件 |
| 產(chǎn)品目錄頁面： | 628 (CN2011-ZH PDF) |
| 其它名稱： | 336-1744-5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
Si5310
20
Rev. 1.3
12, 13
CLKOUT–,
CLKOUT+
OCML
Differential Clock Output.
The clock output signal is a regenerated version of
the input clock signal present on CLKIN. It is phase
aligned with MULTOUT and is updated on the rising
edge of MULTOUT.
Note: Connection of an improperly terminated
transmission line to the CLKOUT output can cause
reflections that may adversely affect the
performance of the MULTOUT output. If the
CLKOUT output is not used, these pins should be
either tied to VDD (recommended), left
unconnected, or connected to a properly
terminated transmission line.
15
PWRDN/CAL
I
LVTTL
Power Down.
To shut down the high-speed outputs and reduce
power consumption, hold this pin high. For normal
operation, hold this pin low.
Calibration.
To initiate an internal self-calibration, force a high-to-
low transition on this pin. (See "4.9. PLL Self-Cali-
Note: This input has a weak internal pulldown.
16, 17
MULTOUT–,
MULTOUT+
OCML
Differential Multiplier Output.
The multiplier output is generated from the signal
present on CLKIN. In the absence of CLKIN, the
REFCLK is used to bound the frequency of MUL-
TOUT according to Table 4 on page 8.
Note: Connection of an improperly terminated
transmission line to the MULTOUT output can
cause reflections that may adversely affect the
CLKOUT output. If the MULTOUT output is not
used, these pins should be either tied to VDD
(recommended), left unconnected, or connected to
a properly terminated transmission line.
19
MULTSEL
I
LVTTL
Multiplier Rate Select.
This pin configures the onboard PLL-based clock
multiplier for clock generation at one of two user
selectable clock rates.
Note: This input has a weak internal pulldown.
20
NC
No Connect.
Table 11. Si5310 Pin Descriptions (Continued)
Pin #
Pin Name
I/O
Signal Level
Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI5316-B-GM | IC PREC JITTER ATTENUATOR 36QFN |
| SI5317A-C-GM | IC CLK JITTER CLEANR PROG 36QFN |
| SI5320-H-BL | IC CLOCK MULT SONET/SDH 63-PBGA |
| SI5320-H-GL | IC CLOCK MULT SONET/SDH 63LFBGA |
| SI5321-G-BC | IC PREC CLOCK MULTIPLIER 63CBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5310-C-GMR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Clk Multiplier/Regen RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5310-EVB | 功能描述:時鐘和定時器開發(fā)工具 Evaluation Board 155MHz 622MHz RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5310-GM | 功能描述:鎖相環(huán) - PLL Clock Multiplier Regenerator RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| SI5310-GMR | 制造商:Silicon Laboratories Inc 功能描述: |
| SI5311 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PRECISION HIGH SPEED CLOCK MULTIPLIER/REGENERATOR IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。