- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374749 > sda 5649 (SIEMENS AG) VPS-Decoder(VPS解碼器) PDF資料下載
參數(shù)資料
| 型號(hào)： | sda 5649 |
| 廠商： | SIEMENS AG |
| 英文描述： | VPS-Decoder(VPS解碼器) |
| 中文描述： | 車輛定位系統(tǒng)解碼器（車輛定位系統(tǒng)解碼器） |
| 文件頁(yè)數(shù)： | 17/26頁(yè) |
| 文件大?。?/td> | 479K |
| 代理商： | SDA 5649 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)當(dāng)前第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)
SDA 5649
SDA 5649X
Semiconductor Group
60
I
2
C-Bus Timing
All values referred to
V
IH
and
V
IL
levels.
Parameter
Symbol
Limit Values
Unit
min.
max.
Clock frequency
f
SCL
t
BUF
t
HD;STA
t
LOW
t
HIGH
t
SU;DAT
t
TLH
t
THL
t
SU;STO
0
100
kHz
μ
s
μ
s
μ
s
μ
s
ns
μ
s
ns
μ
s
Inactive time prior to new transmission start-up
4.7
Hold time during start condition
4.0
Low-period of clock
4.7
High-period of clock
4.0
Set-up time for data
250
Rise time for SDA and SCL signal
1
Fall time for SDA and SCL signal
300
Set-up time for SCL clock during stop condition
4.7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SDA6102X | TV SAT PLL WITH I2C BUS AND FOUR CHIP ADDRESSES |
| SDA6310 | DSR QPSK-Demodulator |
| SDA9188-3X | Picture-in-Picture Processor with On-Chip PLL |
| SDA9205-2 | Triple 8-Bit Analog-to-Digital-Converter |
| SDA9220-5 | Memory Sync Controller III |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SDA5649X | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
| SDA5650 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS / PDC-plus Decoder |
| SDA5650X | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS / PDC-plus Decoder |
| SDA6000 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Teletext Decoder with Embedded 16-bit Controller |
| SDA601 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TSG 601 Serial Component Generator, SDA 601 Serial Digital Analyzer |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。