- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385814 > SAB-C541U-1EP (SIEMENS A G) 8-Bit CMOS Microcontroller PDF資料下載
參數(shù)資料
| 型號： | SAB-C541U-1EP |
| 廠商： | SIEMENS A G |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-Bit CMOS Microcontroller |
| 中文描述： | 8-BIT, OTPROM, 12 MHz, MICROCONTROLLER, PDIP52 |
| 文件頁數(shù)： | 54/65頁 |
| 文件大?。?/td> | 427K |
| 代理商： | SAB-C541U-1EP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當(dāng)前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁
Semiconductor Group
54
1997-10-01
C540U
C541U
Figure 28
SSC Master Mode Timing
MCT02417
SCLK
STO
SRI
TC
t
SCL
MSB
LSB
MSB
LSB
SCH
t
t
SCLK
S
t
HI
t
~
~
~
~
~
~
D
t
t
HD
DTC
t
Notes :
Shown is the data/clock relationship for CPOL=CPHA=1. The timing diagram is valid for the other
cases accordingly.
In the case of slave mode and CPHA=0, the output delay for the MSB applies to the falling edge
of SLS (if transmitter is enabled).
In the case of master mode and CPHA=0, the MSB becomes valid after the data has been written
into the shift register, i.e. at least one half SCLK clock cycle before the first clock transition.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAB-R2000A | MOSFET N-CH 300V 73A TO-264AA |
| SAB-R2000A-12-A | HIGH PERFORMANCE 32-BIT RISC MICROPROCESSOR |
| SAB-R2000A-16-A | MOSFET N-CH 200V 90A TO-264AA |
| SAB-R2000A-20-A | MOSFET N-CH 200V 50A TO-204AE |
| SAB-R2010A | MOSFET N-CH 200V 106A SOT-227B |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S-ABF03-P20-512 | 制造商:RadiSys 功能描述:2.0 PENTIUM M 512 GB |
| SABIE10-001 | 制造商:Synapse Wireless 功能描述:E10 WO/CASE, SNAP CONNECT SOFT 制造商:Synapse Wireless 功能描述:E10 NO CASE 制造商:Synapse Wireless 功能描述:custom board SLE10M-BOARD |
| SABIX A 200 FRNC 10G0,50 M | 制造商:SAB Broeckskes 功能描述:Roll |
| SABIX A 200 FRNC 12G0,50 M | 制造商:SAB Broeckskes 功能描述:Roll |
| SABIX A 200 FRNC 4G4,0 MM | 制造商:SAB Broeckskes 功能描述:Roll |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。