- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98074 > SAB-C161S-L25M (INFINEON TECHNOLOGIES AG) 16-BIT, 25 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | SAB-C161S-L25M |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 25 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | PLASTIC, MQFP-80 |
| 文件頁數(shù)： | 50/75頁 |
| 文件大?。?/td> | 1315K |
| 代理商： | SAB-C161S-L25M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
C161S
Timing Characteristics
Data Sheet
50
V1.0, 2003-11
Memory Cycle Variables
The timing tables below use three variables which are derived from the BUSCONx
registers and represent the special characteristics of the programmed memory cycle.
Table 15 describes, how these variables are to be computed.
Note: Please respect the maximum operating frequency of the respective derivative.
5.4
AC Characteristics
Table 15
Memory Cycle Variables
Description
Symbol
Values
ALE Extension
t
A
TCL
× <ALECTL>
Memory Cycle Time Waitstates
t
C
2TCL
× (15 - <MCTC>)
Memory Tristate Time
t
F
2TCL
× (1 - <MTTC>)
Table 16
Multiplexed Bus (Standard Supply Voltage Range)
(Operating Conditions apply)
ALE cycle time = 6 TCL + 2
t
A + tC + tF (120 ns at 25 MHz CPU clock without waitstates)
Parameter
Symbol
Max. CPU Clock
= 25 MHz
Variable CPU Clock
1 / 2TCL = 1 to 25 MHz
Unit
Min.
Max.
Min.
Max.
ALE high time
t
5
CC 10 +
t
A
–
TCL - 10
+
t
A
–
ns
Address setup to ALE
t
6
CC 4 +
t
A
–
TCL - 16
+
t
A
–
ns
Address hold after ALE
t
7
CC 10 +
t
A
–
TCL - 10
+
t
A
–
ns
ALE falling edge to RD,
WR (with RW-delay)
t
8
CC 10 +
t
A
–
TCL - 10
+
t
A
–
ns
ALE falling edge to RD,
WR (no RW-delay)
t
9
CC -10 +
t
A
–
-10 +
t
A
–
ns
Address float after RD,
WR (with RW-delay)
t
10
CC –
6
–
6ns
Address float after RD,
WR (no RW-delay)
t
11
CC –
26
–
TCL + 6
ns
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。