- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98070 > S3C7559XX-QT 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP64 PDF資料下載
參數(shù)資料
| 型號： | S3C7559XX-QT |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP64 |
| 封裝： | 14 X 20 MM, QFP-64 |
| 文件頁數(shù)： | 196/197頁 |
| 文件大?。?/td> | 1181K |
| 代理商： | S3C7559XX-QT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁當(dāng)前第196頁第197頁
S3C7559/P7559
INTERRUPTS
7-5
MULTIPLE INTERRUPTS
The interrupt controller can service multiple interrupts in two ways: as two-level interrupts, where either all inter-
rupt requests or only those of highest priority are serviced, or as multi-level interrupts, when the interrupt service
routine for a lower-priority request is accepted during the execution of a higher priority routine.
Two-Level Interrupt Handling
Two-level interrupt handling is the standard method for processing multiple interrupts. When the IS1 and IS0 bits
of the PSW (FB0H.3 and FB0H.2, respectively) are both logic zero, program execution mode is normal and all
interrupt requests are serviced (see Figure 7–3).
Whenever an interrupt request is accepted, IS1 and IS0 are incremented by one, and the values are stored in the
stack along with the other PSW bits. After the interrupt routine has been serviced, the modified IS1 and IS0
values are automatically restored from the stack by an IRET instruction.
IS0 and IS1 can be manipulated directly by 1-bit write instructions, regardless of the current value of the enable
memory bank flag (EMB). Before you can modify an interrupt status flag, however, you must first disable
interrupt processing with a DI instruction.
When IS1 = "0" and IS0 = "1", all interrupt service routines are inhibited except for the highest priority interrupt
currently defined by the interrupt priority register (IPR).
High Level
Interrupt
Generated
Normal Program
Processing
(Status 0)
Set IPR
INT Enable
INT Disable
High or Low Level
Interrupt Processing
(Status 1)
High Level Interrupt
Processing
(Status 2)
Low or
High Level
Interrupt
Generated
Figure 7-3. Two-Level Interrupt Handling
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S3P7559-AT | 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PDIP64 |
| S3C8235XX-ET | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP64 |
| S3C8248XX-QW | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| S3P8249-QW | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| S3C8285XXX-QW | 8-BIT, MROM, 11.1 MHz, MICROCONTROLLER, PQFP80 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S3C7565 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:single-chip CMOS microcontroller |
| S3C7574 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Product Overview Address Spaces Addressing Modes Memory Map SAM47 Instruction Set |
| S-3-C-7-D | 制造商:Interconnect Devices Inc (IDI) 功能描述:S-3-C-7-D S/C |
| S-3-C-7-D S/C SS SPGS | 功能描述:觸點探頭 HEADLESS FLAT STAINLESS STEEL SPGS RoHS:否 制造商:IDI 類型:Probes 尖端類型:Spherical Radius 長度:8.26 mm 電流額定值:10 A 彈力:2.3 oz 行程:1.52 mm 系列:101050 |
| S-3-C-7-G | 制造商:Interconnect Devices Inc (IDI) 功能描述:SPRING CONTACT PROBE 制造商:Interconnect Devices Inc (IDI) 功能描述:Connectors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。