- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄385803 > S29NS512P0PBJW000 (SPANSION LLC) MirrorBit Flash Family PDF資料下載
參數(shù)資料
| 型號(hào)： | S29NS512P0PBJW000 |
| 廠商： | SPANSION LLC |
| 元件分類(lèi)： | DRAM |
| 英文描述： | MirrorBit Flash Family |
| 中文描述： | 32M X 16 FLASH 1.8V PROM, 80 ns, PBGA64 |
| 封裝： | 8 X 9.20 MM, LEAD FREE, TFBGA-64 |
| 文件頁(yè)數(shù)： | 69/86頁(yè) |
| 文件大?。?/td> | 2234K |
| 代理商： | S29NS512P0PBJW000 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)當(dāng)前第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)
February 20, 2007 S29NS-P_00_A1
S29NS-P MirrorBit
TM
Flash Family
69
D a t a
S h e e t
( A d v a n c e
I n f o r m a t i o n )
Figure 10.8
8-Word Linear Single Data Read Synchronous Burst without Wrap Around
Notes
1. Figure shows for illustration the total number of wait states set to seven cycles.
2. The device is configured synchronous single data rate mode and RDY active with data.
3. CE# (High) drives the RDY to Hi-Z while OE# (High) drives the A/DQ15 – A/DQ0 pins to HI-Z
10.8.2
Asynchronous Mode Read
DC
DD
OE#
A/DQ15–
A/DQ0
AA16
AC
t
ACH
AVD#
RDY
CLK
CE#
t
CES
t
ACS
t
AVDS
t
AVD
t
OE
t
IACC
t
BDH
DE
DF
D13
7 cycles for initial access shown.
Hi-Z
t
RACC
1
2
3
4
5
6
7
t
RDYS
t
BACC
t
CR
D10
t
RACC
AC
Table 10.7
Asynchronous Mode Read
Parameter
Description
66 MHz
83 MHz
108 MHz
Unit
JEDEC
Standard
t
CE
Access Time from CE# Low
Typ
83
ns
t
ACC
Asynchronous Access Time
Max
80
ns
t
AVDP
AVD# Low Time
Min
7.5
ns
t
AAVDS
Address Setup Time to Rising Edge of AVD#
Min
5
ns
t
AAVDH
Address Hold Time from Rising Edge of AVD#
Min
3.5
ns
t
OE
Output Enable to Output Valid
Max
9
9
9
ns
t
OEH
Output Enable Hold Time
Read
Min
0
ns
Toggle and Data# Polling
Min
10
10
10
ns
t
OEZ
Output Enable to High Z
Max
10
10
10
ns
t
CAS
CE# Setup Time to AVD#
Min
0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S29NS512P0PBJW003 | MirrorBit Flash Family |
| S29NS512P0SBJW000 | MirrorBit Flash Family |
| S29NS512P0SBJW003 | MirrorBit Flash Family |
| S29NS512PABBJW000 | MirrorBit Flash Family |
| S29NS512PABBJW003 | MirrorBit Flash Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S29NS512P0PBJW003 | 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:MirrorBit Flash Family |
| S29NS512P0SBJW000 | 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:MirrorBit Flash Family |
| S29NS512P0SBJW003 | 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:MirrorBit Flash Family |
| S29NS512PABBJW000 | 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:MirrorBit Flash Family |
| S29NS512PABBJW003 | 制造商:SPANSION 制造商全稱(chēng):SPANSION 功能描述:MirrorBit Flash Family |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。