
16
S29JL032H
S29JL032HA11 2005
年
3
月
9
日
A D V A N C E I N F O R M A T I O N
スタンバイモード
システムがデバイスに対してリードもライトも行なっていない場(chǎng)合,デバイスをスタンバ
イモードに設(shè)定します。このモードでは,消費(fèi)電流を著しく低減でき,
OE#
入力にかかわ
らず,各出力は高インピーダンス?fàn)顟B(tài)に保持されます。
CE#
および
RESET#
の両端子を
V
CC
±
0.3 V
にすると,デバイスは
CMOS
スタンバイ
モードになります(この場(chǎng)合,
V
IH
よりも,電圧範(fàn)囲が厳しく制限されます)。
CE#
およ
び
RESET#
端子が
V
CC
±
0.3 V
の範(fàn)囲內(nèi)に入っていなくても,
V
IH
にセットすれば,デ
バイスはスタンバイモードになりますが,スタンバイ電流値は高くなります。デバイスが
いずれかのスタンバイモードにあるとき,リードアクセス時(shí)間は標(biāo)準(zhǔn)のアクセスタイム
(
t
CE
)となり,この時(shí)間が経過した後にデータをリードできるようになります。
イレーズまたはプログラミング時(shí)にデバイスを選択解除しても,その動(dòng)作が完了するまで
デバイスはアクティブ電流を消費(fèi)します。
スタンバイ電流仕様を
DC
特性の表の
I
CC3
に示します。
オートマチックスリープモード
オートマチックスリープモードは,フラッシュデバイスの消費(fèi)エネルギーを最小限に抑え
るモードです。
t
ACC
+30 ns
にわたってアドレスが変わらないと,デバイスは自動(dòng)的にこ
のモードになります。オートマチックスリープモードは,
CE#
,
WE#
,および
OE#
制御
信號(hào)とは関係がありません。アドレスが変わると,標(biāo)準(zhǔn)のアドレスアクセスタイミングに
より,新しいデータが出力されます。スリープモード時(shí)でも,出力データはラッチされま
すのでシステムはいつでもアクセスできます。オートマチックスリープモード電流仕様を
DC
特性の表の
I
CC5
に示します。
RESET#
:ハードウェアリセット端子
RESET#
端子は,デバイスをハードウェア的にリセットしてデータアレイをリードできる
狀態(tài)にします。
RESET#
端子を
t
RP
時(shí)間以上,
Low
にすると,デバイスは直ちに実行中の
動(dòng)作をすべて終了し,出力端子をすべてトライステートにし,
RESET#
パルス時(shí)間內(nèi)の
リード
/
ライトコマンドをすべて無視します。また,デバイスは內(nèi)部のステートマシンを
リセットして,データアレイをリードできるようにします。データの完全性を確保するに
は,デバイスがコマンドシーケンスを受けられるようになったとき,中斷された動(dòng)作を再
実行することが必要です。
消費(fèi)電流は,
RESET#
パルス時(shí)間の間,低減されます。
RESET#
が
V
SS
±
0.3 V
に保持
されると,本デバイスは
CMOS
スタンバイ電流(
I
CC4
)を消費(fèi)します。
RESET#
が
V
IL
に
保持されていても,
V
SS
±
0.3 V
の範(fàn)囲內(nèi)にないと,スタンバイ電流は大きくなります。
RESET#
端子は,システム側(cè)のリセット回路と接続してもかまいません。このようにする
と,システムリセットを?qū)g行するとフラッシュメモリもリセットされますので,フラッシュ
メモリの起動(dòng)ファームウェアをホストシステムに読込ませることができます。
プログラムまたはイレーズ動(dòng)作中に
RESET#
がアサートされると,
RY / BY#
端子は,內(nèi)
部リセット動(dòng)作が完了するまで「
0
」(
Busy
)に保持されます。つまり,
t
READY
(自動(dòng)アル
ゴリズム実行中)時(shí)間が必要です。したがって,
RY / BY#
をモニタする事により,リセッ
ト動(dòng)作が完了したかを調(diào)べることができます。プログラムまたはイレーズ動(dòng)作が実行され
ていない(
RY / BY#
端子が「
1
」)ときに,
RESET#
がアサートされると,リセット動(dòng)作
は
t
READY
(自動(dòng)アルゴリズム未実行中)時(shí)間內(nèi)に完了します。
RESET#
端子が
V
IH
に復(fù)
帰して,
t
RH
後にデータをリードできるようになります。
RESET#
パラメータについては「
AC
特性」の表を,タイミング図については図
14
を參
照してください。