參數(shù)資料
型號: S1C33205F00A200
元件分類: 微控制器/微處理器
英文描述: 32-BIT, 50 MHz, RISC MICROCONTROLLER, PQFP128
封裝: PLASTIC, QFP-128
文件頁數(shù): 63/380頁
文件大?。?/td> 3540K
代理商: S1C33205F00A200
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁
II CORE BLOCK: CPU AND OPERATING MODE
S1C33205 FUNCTION PART
EPSON
B-II-2-3
A-1
B-II
CPU
Notes on Standby Mode
Interrupts
The standby mode can be canceled by an interrupt. Therefore, it is necessary to enable the interrupt to be used
for canceling the standby mode before setting the CPU in the standby mode. It is also necessary to set the IE
(interrupt enable) and IL (interrupt level) bits in the PSR to a condition that can accept the interrupt.
Otherwise, the standby mode cannot be canceled even when an interrupt occurs. Refer to "ITC (Interrupt
Controller)", for interrupt settings.
Oscillation circuit
The high-speed (OSC3) oscillation circuit stops in SLEEP mode and restarts oscillating when SLEEP mode is
canceled. If the CPU had operated with the OSC3 clock before entering SLEEP mode, the CPU restarts
operating with the OSC3 clock immediately after canceling SLEEP mode. However, the OSC3 oscillation
needs appropriate stabilization time (10 ms max. under the standard condition in 3.3 V). To restart the CPU
after the oscillation stabilizes, a programmable interval can be inserted between cancellation of SLEEP mode
and starting the CPU operation. Refer to "CLG (Clock Generator)", for details.
The oscillation start time of the high-speed (OSC3) oscillation circuit varies according to the components to
be used, board pattern and operating environment. The interval must be set to allow enough margin.
BCU
When the CPU enters the standby mode, the BCU (bus control unit) stops after the current bus cycle has
completed. All the chip enable signals are negated.
In basic HALT mode, the BCLK (bus clock) signal is output and DRAM refresh cycles are generated. DMA
also operates.
In HALT2 or SLEEP mode, the BCLK signal stops, therefore DRAM refresh cycles cannot be generated and
DMA stops.
Additional
The contents of the CPU registers and input/output port status are retained in the standby mode. Almost all
control and data registers of the internal peripheral circuits are also retained, note, however, some registers
may be changed at the transition to SLEEP mode. Refer to the section of each peripheral circuit for other
precautions.
Test Mode
The C33 Core Block has the ICEMD pin for testing the chip. When this pin is set to High, the IC enters the
following state:
All output pins go into high-impedance state except for the clock output pins (OSC2: H, OSC4 H, PLLC: L).
Clock inputs are disabled. OSC1, OSC3 and PLL stop operating. OSC2: H, OSC4 H, PLLC: L
All the pull-up and pull-down resistors enter an inactive state.
Leave this pin open or connect to VSS for normal operation. The ICEMD pin has a built-in pull-down resistor.
Debug Mode
The C33 Core Block supports the debug mode.
The debug mode is a CPU function, and realizes single step operation and break functions in the chip itself. Refer
to the "S1C33000 Core CPU Manual" for details of the debug mode and the functions.
Area 2 in the memory map can only be accessed in the debug mode.
In the debug mode, the OSC3 clock is used as the CPU operating clock. Therefore, do not stop the high-speed
(OSC3) oscillation circuit when using the debugging functions. Furthermore, only the CPU and BCU operate in the
debug mode, and other internal peripheral circuits (except the oscillation circuit) stop operating.
相關(guān)PDF資料
PDF描述
S1C33209F01E 32-BIT, 60 MHz, RISC MICROCONTROLLER, PQFP128
S1C33221F00A 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128
S1C33222F01E 32-BIT, MROM, 60 MHz, RISC MICROCONTROLLER, PQFP128
S1C33L01F 32-BIT, MROM, 50 MHz, RISC MICROCONTROLLER, PQFP176
S1C33L17B00E100 MICROCONTROLLER, PBGA180
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S1C33209 制造商:EPSON 制造商全稱:EPSON 功能描述:32-bit Single Chip Microcontroller
S1C33209F01E200 制造商:Seiko Instruments Inc (SII) 功能描述:MCU Old P/N = E0C33209F1A
S1C33210 制造商:EPSON 制造商全稱:EPSON 功能描述:Mobile Access Gateway IC
S1C33221 制造商:EPSON 制造商全稱:EPSON 功能描述:32-bit Single Chip Microcontroller
S1C33222 制造商:EPSON 制造商全稱:EPSON 功能描述:32-bit Single Chip Microcontroller