- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄11966 > R5F56218BDFP#V0 (Renesas Electronics America)MCU 32BIT FLASH 512KROM 100LQFP PDF資料下載
參數(shù)資料
| 型號： | R5F56218BDFP#V0 |
| 廠商： | Renesas Electronics America |
| 文件頁數(shù)： | 103/148頁 |
| 文件大?。?/td> | 0K |
| 描述： | MCU 32BIT FLASH 512KROM 100LQFP |
| 產(chǎn)品培訓模塊： | RX Compare Match Timer RX DMAC |
| 標準包裝： | 1 |
| 系列： | RX600 |
| 核心處理器： | RX |
| 芯體尺寸： | 32-位 |
| 速度： | 100MHz |
| 連通性： | CAN，EBI/EMI，I²C，SCI，SPI，USB |
| 外圍設備： | DMA，LVD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 72 |
| 程序存儲器容量： | 512KB（512K x 8） |
| 程序存儲器類型： | 閃存 |
| RAM 容量： | 96K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 2.7 V ~ 3.6 V |
| 數(shù)據(jù)轉換器： | A/D 8x10/12b，D/A 1x10b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁
PIC18F6520/8520/6620/8620/6720/8720
DS39609B-page 56
2004 Microchip Technology Inc.
4.10
Access Bank
The Access Bank is an architectural enhancement,
which is very useful for C compiler code optimization.
The techniques used by the C compiler may also be
useful for programs written in assembly.
This data memory region can be used for:
Intermediate computational values
Local variables of subroutines
Faster context saving/switching of variables
Common variables
Faster evaluation/control of SFRs (no banking)
The Access Bank is comprised of the upper 160 bytes
in Bank 15 (SFRs) and the lower 96 bytes in Bank 0.
These two sections will be referred to as Access RAM
High and Access RAM Low, respectively. Figure 4-7
indicates the Access RAM areas.
A bit in the instruction word specifies if the operation is
to occur in the bank specified by the BSR register or in
the Access Bank. This bit is denoted by the ‘a(chǎn)’ bit (for
access bit).
When forced in the Access Bank (a = 0), the last
address in Access RAM Low is followed by the first
address in Access RAM High. Access RAM High maps
the Special Function Registers, so that these registers
can be accessed without any software overhead. This is
useful for testing status flags and modifying control bits.
4.11
Bank Select Register (BSR)
The need for a large general purpose memory space
dictates a RAM banking scheme. The data memory is
partitioned into sixteen banks. When using direct
addressing, the BSR should be configured for the
desired bank.
BSR<3:0> holds the upper 4 bits of the 12-bit RAM
address. The BSR<7:4> bits will always read ‘0’s and
writes will have no effect.
A MOVLB instruction has been provided in the
instruction set to assist in selecting banks.
If the currently selected bank is not implemented, any
read will return all ‘0’s and all writes are ignored. The
Status register bits will be set/cleared as appropriate for
the instruction performed.
Each Bank extends up to FFh (256 bytes). All data
memory is implemented as static RAM.
A MOVFF instruction ignores the BSR, since the 12-bit
addresses are embedded into the instruction word.
Registers” provides a description of indirect address-
ing, which allows linear addressing of the entire RAM
space.
FIGURE 4-8:
DIRECT ADDRESSING
Note 1:
For register file map detail, see Table 4-2.
2:
The access bit of the instruction can be used to force an override of the selected bank (BSR<3:0>) to the
registers of the Access Bank.
3:
The MOVFF instruction embeds the entire 12-bit address in the instruction.
Data
Memory(1)
Direct Addressing
Bank Select(2)
Location Select(3)
BSR<3:0>
7
0
From Opcode(3)
00h
01h
0Eh
0Fh
Bank 0
Bank 1
Bank 14
Bank 15
1FFh
100h
0FFh
000h
EFFh
E00h
FFFh
F00h
相關PDF資料 |
PDF描述 |
|---|---|
| VJ2225Y103JBRAT4X | CAP CER 10000PF 1.5KV X7R 2225 |
| VJ2225Y153JBRAT4X | CAP CER 0.015UF 1.5KV X7R 2225 |
| VJ2225Y223JBRAT4X | CAP CER 0.022UF 1.5KV X7R 2225 |
| VJ2225Y682JBRAT4X | CAP CER 6800PF 1.5KV 5% X7R 2225 |
| VJ2225Y154JBEAT4X | CAP CER 0.15UF 500V 5% X7R 2225 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| R5F56218BDLD | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:100 MHz 32-bit RX MCU with FPU, 165 DMIPS, up to 512-Kbyte Flash, Ethernet, USB 2.0 |
| R5F56218BDLD#U0 | 功能描述:MCU 32BIT FLASH 512K ROM 85TFLGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:RX600 標準包裝:1 系列:87C 核心處理器:MCS 51 芯體尺寸:8-位 速度:16MHz 連通性:SIO 外圍設備:- 輸入/輸出數(shù):32 程序存儲器容量:8KB（8K x 8） 程序存儲器類型:OTP EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4 V ~ 6 V 數(shù)據(jù)轉換器:- 振蕩器型:外部 工作溫度:0°C ~ 70°C 封裝/外殼:44-DIP 包裝:管件 其它名稱:864285 |
| R5F56218BDLE | 制造商:Renesas Electronics Corporation 功能描述:MCU 32BIT RX621 145LGA 制造商:Renesas Electronics Corporation 功能描述:MCU, 32BIT, RX621, 145LGA 制造商:Renesas Electronics Corporation 功能描述:MCU, 32BIT, RX621, 145LGA; Controller Family/Series:RX600; Core Size:32bit; No. of I/O's:103; Supply Voltage Min:2.7V; Supply Voltage Max:3.6V; Digital IC Case Style:LGA; No. of Pins:145; Program Memory Size:512KB; RAM Memory ;RoHS Compliant: Yes |
| R5F56218BDLE#U0 | 功能描述:MCU 32BIT FLASH 512KROM 145TFLGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:RX600 標準包裝:96 系列:PIC® 16F 核心處理器:PIC 芯體尺寸:8-位 速度:20MHz 連通性:I²C，SPI 外圍設備:欠壓檢測/復位，POR，PWM，WDT 輸入/輸出數(shù):11 程序存儲器容量:3.5KB（2K x 14） 程序存儲器類型:閃存 EEPROM 大小:- RAM 容量:128 x 8 電壓 - 電源 (Vcc/Vdd):2.3 V ~ 5.5 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 125°C 封裝/外殼:14-TSSOP（0.173"，4.40mm 寬） 包裝:管件 |
| R5F562G7ADFP#V1 | 制造商:Renesas Electronics Corporation 功能描述:RX62G 128K/8K LQFP100 4.0-5.5V CAN - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 128KB FLASH 100LQFP 制造商:Renesas Electronics Corporation 功能描述:RX62G Series 32 Bit 128 kB Flash 8 kB RAM 5 V Microcontroller - LQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。