Philips Semiconductors
PNX15xx Series
Volume 1 of 1
12NC 9397 750 14321
Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-4
Chapter 6: Boot Module
1.
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.3
3.
3.1
3.1.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
Functional Description
. . . . . . . . . . . . . . . . . . 6-1
The Boot Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . 6-2
Boot Module Operation
. . . . . . . . . . . . . . . . . . . . 6-4
MMIO Bus Interface
. . . . . . . . . . . . . . . . . . . . . . . 6-4
I2C Master
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-4
Boot Control/State Machine
. . . . . . . . . . . . . . . . 6-5
The Boot Command Language
. . . . . . . . . . . . . 6-5
PNX15xx Series Boot Scripts Content
. . . 6-6
The Common Behavior
. . . . . . . . . . . . . . . . . . . . 6-6
Binary Sequence for the Common Boot Script
6-9
3.2
The Specifics of the Boot From Flash Memory
Devices
6-10
Binary Sequence for the Section of the Flash Boot
6-12
The Specifics of the Host-Assisted Mode
. . . .6-12
The Boot From an I2C EEPROM
. . . . . . . .6-14
External I2C Boot EEPROM Types
. . . . . . . . .6-14
The Boot Commands and The Endian Mode
.6-15
Details on I2C Operation
. . . . . . . . . . . . . . . . . .6-15
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-16
3.2.1
3.3
4.
4.1
4.2
4.3
5.
Chapter 7: PCI-XIO Module
1.
2.
2.1
2.2
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Functional Description
. . . . . . . . . . . . . . . . . . 7-2
Document title variable Block Level Diagram
. 7-3
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
NAND-Flash Interface Operation
. . . . . . . . . . . . 7-5
Motorola Style Interface
. . . . . . . . . . . . . . . . . . 7-10
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . 7-11
IDE Description
. . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
PCI Interrupt Enable Register
. . . . . . . . . . . . . 7-17
4.
4.1
4.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.4
4.5
5.
5.1
Application Notes
. . . . . . . . . . . . . . . . . . . . . . .7-18
DTL Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .7-18
System Memory Bus Interface, the MTL Bus
7-18
XIO Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .7-19
Motorola Interface
. . . . . . . . . . . . . . . . . . . . . . . .7-19
NAND-Flash Interface
. . . . . . . . . . . . . . . . . . . .7-19
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . .7-19
IDE Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . .7-20
PCI Endian Support
. . . . . . . . . . . . . . . . . . . . . .7-20
General Notes
. . . . . . . . . . . . . . . . . . . . . . . . . . .7-20
Register Descriptions
. . . . . . . . . . . . . . . . . . .7-20
Register Summary
. . . . . . . . . . . . . . . . . . . . . . .7-21
Chapter 8: General Purpose Input Output Pins
1.
2.
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
2.2.2
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
Functional Description
. . . . . . . . . . . . . . . . . . 8-2
GPIO: The Basic Pin Behavior
. . . . . . . . . . . . . . 8-2
GPIO Mode settings
. . . . . . . . . . . . . . . . . . . . . . . 8-4
GPIO Data Settings MMIO Registers
. . . . . . . . 8-4
GPIO Pin Status Reading
. . . . . . . . . . . . . . . . . . 8-6
GPIO: The Event Monitoring Mode
. . . . . . . . . . 8-6
Timestamp Reference clock
. . . . . . . . . . . . . . . . 8-7
Timestamp format
. . . . . . . . . . . . . . . . . . . . . . . . . 8-7
GPIO: The Signal Monitoring & Pattern
Generation Modes
8-7
The Signal Monitoring Mode
. . . . . . . . . . . . . . . . 8-8
The Signal Pattern Generation Mode
. . . . . . . 8-11
GPIO Error Behaviour
. . . . . . . . . . . . . . . . . . . . 8-14
GPIO Frequency Restrictions
. . . . . . . . . . . . . . 8-15
The GPIO Clock Pins
. . . . . . . . . . . . . . . . . . . . . 8-17
GPIO Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . 8-17
Timer Sources
. . . . . . . . . . . . . . . . . . . . . . . . . . . 8-18
Wake-up Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . 8-18
External Watchdog
. . . . . . . . . . . . . . . . . . . . . . . 8-18
IR Applications
. . . . . . . . . . . . . . . . . . . . . . . . . 8-18
2.3.1
2.3.2
2.4
2.4.1
2.5
2.6
2.7
2.8
2.9
3.
3.1
3.2
4.
4.1
4.2
4.3
4.4
Duty-cycle programming
. . . . . . . . . . . . . . . . . .8-19
Spike Filtering
. . . . . . . . . . . . . . . . . . . . . . . . . . .8-20
MMIO Registers
. . . . . . . . . . . . . . . . . . . . . . . . .8-21
GPIO Mode Control Registers
. . . . . . . . . . . . .8-24
GPIO Data Control
. . . . . . . . . . . . . . . . . . . . . . .8-26
Readable Internal PNX15xx Series Signals
. .8-26
Sampling and Pattern Generation Control
Registers for the FIFO Queues
8-27
Signal and Event Monitoring Control Registers for
the Timestamp Units
8-34
Timestamp Unit Registers
. . . . . . . . . . . . . . . . .8-34
GPIO Time Counter
. . . . . . . . . . . . . . . . . . . . . .8-34
GPIO TM3260 Timer Input Select
. . . . . . . . . .8-35
GPIO Interrupt Status
. . . . . . . . . . . . . . . . . . . . .8-35
Clock Out Select
. . . . . . . . . . . . . . . . . . . . . . . . .8-36
GPIO Interrupt Registers for the FIFO Queues
(One for each FIFO Queue)
8-37
GPIO Module Status Register for all 12
Timestamp Units
8-38
GPIO POWERDOWN
. . . . . . . . . . . . . . . . . . . .8-43
GPIO Module ID
. . . . . . . . . . . . . . . . . . . . . . . . .8-43
GPIO IO_SEL Selection Values
. . . . . . . . . . . .8-43
4.5
4.6
4.7
4.8
4.9
4.10
4.11
4.12
4.13
4.14
4.15
Chapter 9: DDR Controller
1.
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
2.
Functional Description
. . . . . . . . . . . . . . . . . . .9-1