- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3806 > PIC17C756A-16I/L (Microchip Technology)IC MCU OTP 16KX16 A/D PWM 68PLCC PDF資料下載
參數(shù)資料
| 型號： | PIC17C756A-16I/L |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 89/159頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU OTP 16KX16 A/D PWM 68PLCC |
| 產(chǎn)品培訓模塊： | Asynchronous Stimulus 8-bit PIC® Microcontroller Portfolio |
| 標準包裝： | 19 |
| 系列： | PIC® 17C |
| 核心處理器： | PIC |
| 芯體尺寸： | 8-位 |
| 速度： | 16MHz |
| 連通性： | I²C，SPI，UART/USART |
| 外圍設(shè)備： | 欠壓檢測/復位，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 50 |
| 程序存儲器容量： | 32KB（16K x 16） |
| 程序存儲器類型： | OTP |
| RAM 容量： | 902 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 4.5 V ~ 5.5 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 12x10b |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 包裝： | 管件 |
| 配用： | AC164308-ND - MODULE SKT FOR PM3 68PLCC DVA17XL681-ND - DEVICE ADAPTER FOR PIC17C752 DM173001-ND - KIT DEVELOPMENT PICDEM17 AC174007-ND - MODULE SKT PROMATEII 68PLCC AC164024-ND - ADAPTER PICSTART PLUS 68PLCC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
PIC17C7XX
DS30289B-page 34
2000 Microchip Technology Inc.
6.1
Interrupt Status Register (INTSTA)
The Interrupt Status/Control register (INTSTA) contains
the flag and enable bits for non-peripheral interrupts.
The PEIF bit is a read only, bit wise OR of all the periph-
eral flag bits in the PIR registers (Figure 6-4 and
Care should be taken when clearing any of the INTSTA
register enable bits when interrupts are enabled
(GLINTD is clear). If any of the INTSTA flag bits (T0IF,
INTF, T0CKIF, or PEIF) are set in the same instruction
cycle as the corresponding interrupt enable bit is cleared,
the device will vector to the RESET address (0x00).
Prior to disabling any of the INTSTA enable bits, the
GLINTD bit should be set (disabled).
REGISTER 6-1:
INTSTA REGISTER (ADDRESS: 07h, UNBANKED)
Note:
All interrupt flag bits get set by their speci-
fied condition, even if the corresponding
interrupt enable bit is clear (interrupt dis-
abled), or the GLINTD bit is set (all inter-
rupts disabled).
R-0
R/W-0
PEIF
T0CKIF
T0IF
INTF
PEIE
T0CKIE
T0IE
INTE
bit 7
bit 0
bit 7
PEIF: Peripheral Interrupt Flag bit
This bit is the OR of all peripheral interrupt flag bits AND’ed with their corresponding enable bits.
The interrupt logic forces program execution to address (20h) when a peripheral interrupt is
pending.
1
= A peripheral interrupt is pending
0
= No peripheral interrupt is pending
bit 6
T0CKIF: External Interrupt on T0CKI Pin Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (18h).
1
= The software specified edge occurred on the RA1/T0CKI pin
0
= The software specified edge did not occur on the RA1/T0CKI pin
bit 5
T0IF: TMR0 Overflow Interrupt Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (10h).
1
= TMR0 overflowed
0
= TMR0 did not overflow
bit 4
INTF: External Interrupt on INT Pin Flag bit
This bit is cleared by hardware, when the interrupt logic forces program execution to address (08h).
1
= The software specified edge occurred on the RA0/INT pin
0
= The software specified edge did not occur on the RA0/INT pin
bit 3
PEIE: Peripheral Interrupt Enable bit
This bit acts as a global enable bit for the peripheral interrupts that have their corresponding
enable bits set.
1
= Enable peripheral interrupts
0
= Disable peripheral interrupts
bit 2
T0CKIE: External Interrupt on T0CKI Pin Enable bit
1
= Enable software specified edge interrupt on the RA1/T0CKI pin
0
= Disable interrupt on the RA1/T0CKI pin
bit 1
T0IE: TMR0 Overflow Interrupt Enable bit
1
= Enable TMR0 overflow interrupt
0
= Disable TMR0 overflow interrupt
bit 0
INTE: External Interrupt on RA0/INT Pin Enable bit
1
= Enable software specified edge interrupt on the RA0/INT pin
0
= Disable software specified edge interrupt on the RA0/INT pin
Legend:
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
- n = Value at POR Reset
’1’ = Bit is set
’0’ = Bit is cleared
x = Bit is unknown
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PIC17C44-33/P | IC MCU OTP 8KX16 PWM 40DIP |
| PIC18LF6628-I/PT | IC PIC MCU FLASH 48KX16 64TQFP |
| DSPIC30F6012A-30I/PF | IC DSPIC MCU/DSP 144K 64TQFP |
| PIC17C756A-33/L | IC MCU OTP 16KX16 A/D PWM 68PLCC |
| PIC18F8722-I/PT | IC PIC MCU FLASH 64KX16 80TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PIC17C756A-33/L | 功能描述:8位微控制器 -MCU 32KB 902 RAM 50 I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| PIC17C756A-33/L | 制造商:Microchip Technology Inc 功能描述:IC SM MCU 8-BIT |
| PIC17C756A-33/PT | 功能描述:8位微控制器 -MCU 32KB 902 RAM 50 I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| PIC17C756A-33\PTC34 | 制造商:Microchip Technology 功能描述:MCU CMOS 64 LD |
| PIC17C756A-33E/L | 功能描述:8位微控制器 -MCU 32KB 902 RAM 50 I/O RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。