- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367800 > PC755M8 PC755M8 [Updated 6/03. 35 Pages] 32-bit RISC PowerPC-based Multichip Module PDF資料下載
參數(shù)資料
| 型號(hào)： | PC755M8 |
| 英文描述： | PC755M8 [Updated 6/03. 35 Pages] 32-bit RISC PowerPC-based Multichip Module |
| 中文描述： | PC755M8 [更新6月3日。 35頁] 32位RISC PowerPC的多芯片模塊 |
| 文件頁數(shù)： | 32/50頁 |
| 文件大?。?/td> | 1064K |
| 代理商： | PC755M8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁
32
PC755/745
2138D–HIREL–06/03
IEEE 1149.1 AC Timing
Specifications
Timing Specifications
Table 17 provides the IEEE 1149.1 (JTAG) AC timing specifications as defined in Figure
18, Figure 19, Figure 20, and Figure 21.
Notes:
1. All outputs are measured from the midpoint voltage of the falling/rising edge of TCLK to the midpoint of the signal in ques-
tion. The output timings are measured at the pins. All output timings assume a purely resistive 50
load (See Figure 18).
Time
-
of
-
flight delays must be added for trace lengths, vias, and connectors in the system.
2. TRST is an asynchronous level sensitive signal. The setup time is for test purposes only.
3. Non
-
JTAG signal input timing with respect to TCK.
4. Non
-
JTAG signal output timing with respect to TCK.
5. Guaranteed by design and characterization.
Figure 18 provides the AC test load for TDO and the boundary-scan outputs of the PC755.
Figure 18.
ALTERNATE AC Test Load for the JTAG Interface
Table 17.
JTAG AC Timing Specifications (Independent of SYSCLK)
(1)
Parameter
Symbol
Min
Max
Unit
TCK Frequency of operation
f
TCLK
0
16
MHz
TCK Cycle time
f
TCLK
62.5
-
ns
TCK Clock pulse width measured at 1.4V
t
JHJL
31
-
ns
TCK Rise and fall times
t
JR
& t
JF
0
2
ns
TRST Assert time
(2)
tTRST
25
-
ns
Input Setup Times:
(3)
Boundary
-
scan data
TMS, TDI
t
DVJH
t
IVJH
4
0
-
-
ns
Input Hold Times:
(3)
Boundary
-
scan data
TMS, TDI
t
DXJH
t
IXJH
15
12
-
-
ns
Valid Times:
(4)
Boundary
-
scan data
TDO
t
JLDV
t
JLOV
-
-
4
4
ns
Output Hold Times:
(4)
Boundary
-
scan data
TDO
t
JLDV
t
JLOV
25
12
-
-
ns
TCK to output high impedance:
(4)(5)
Boundary
-
scan data
TDO
t
JLDZ
t
JLOZ
3
3
19
9
ns
OVDD/2
OUTPUT
Z0 = 50
R
L
= 50
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PC755CMGHU300LE | PowerPC 755/745 RISC Microprocessor |
| PC755CMGHU350LE | PowerPC 755/745 RISC Microprocessor |
| PC755CMGHU366LE | PowerPC 755/745 RISC Microprocessor |
| PC755CMGHU400LE | PowerPC 755/745 RISC Microprocessor |
| PC755CMGSU300LE | PowerPC 755/745 RISC Microprocessor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PC75B | 制造商:Datak Corporation 功能描述: |
| PC75-C | 功能描述:PCB COPPER CLAD 4.5X7" 2 SIDE RoHS:是 類別:原型開發(fā)產(chǎn)品 >> 原型開發(fā)板 - 未穿孔 系列:- 標(biāo)準(zhǔn)包裝:5 系列:500 原型板類型:包銅，無涂層 尺寸/尺寸:36.00" x 24.00"（914.4mm x 609.6mm） 板厚度:0.063"（1.60mm）1/16" 材質(zhì):雙面包銅 FR4，1 盎斯 |
| PC75P | 功能描述:PCB COPPER CLAD POS 4 X 6"2 SIDE RoHS:是 類別:原型開發(fā)產(chǎn)品 >> 原型開發(fā)板 - 未穿孔 系列:- 標(biāo)準(zhǔn)包裝:5 系列:500 原型板類型:包銅，無涂層 尺寸/尺寸:36.00" x 24.00"（914.4mm x 609.6mm） 板厚度:0.063"（1.60mm）1/16" 材質(zhì):雙面包銅 FR4，1 盎斯 |
| PC75P-C | 功能描述:PCB COPPER CLAD POS 4.5X7"2 SIDE RoHS:是 類別:原型開發(fā)產(chǎn)品 >> 原型開發(fā)板 - 未穿孔 系列:- 標(biāo)準(zhǔn)包裝:5 系列:500 原型板類型:包銅，無涂層 尺寸/尺寸:36.00" x 24.00"（914.4mm x 609.6mm） 板厚度:0.063"（1.60mm）1/16" 材質(zhì):雙面包銅 FR4，1 盎斯 |
| PC75P-S | 功能描述:PCB COPPER CLAD POS 6 X 6"2 SIDE RoHS:是 類別:原型開發(fā)產(chǎn)品 >> 原型開發(fā)板 - 未穿孔 系列:- 標(biāo)準(zhǔn)包裝:5 系列:500 原型板類型:包銅，無涂層 尺寸/尺寸:36.00" x 24.00"（914.4mm x 609.6mm） 板厚度:0.063"（1.60mm）1/16" 材質(zhì):雙面包銅 FR4，1 盎斯 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。