- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄189613 > P4C1281-20LC (PYRAMID SEMICONDUCTOR CORP) 64K X 4 STANDARD SRAM, 20 ns, CQCC28 PDF資料下載
參數(shù)資料
| 型號(hào)： | P4C1281-20LC |
| 廠(chǎng)商： | PYRAMID SEMICONDUCTOR CORP |
| 元件分類(lèi)： | SRAM |
| 英文描述： | 64K X 4 STANDARD SRAM, 20 ns, CQCC28 |
| 封裝： | 0.350 X 0.550 INCH, CERAMIC, LCC-28 |
| 文件頁(yè)數(shù)： | 7/11頁(yè) |
| 文件大?。?/td> | 862K |
| 代理商： | P4C1281-20LC |
P4C1281/P4C1282 - ULTRA HIGH SPEED 64K x 4 CMOS STATIC RAMS
Page 5
Document # SRAM136 REV OR
TIMIng WAVEFORM OF WRITE CYCLE nO. 1 (WE COnTROLLED) (10, 11, 12)
Notes:
10. CE and WE must be LOW for WRITE cycle.
11. If CE goes HIGH simultaneously with WE HIGH, the output remains
in a high impedance state
12. Write Cycle Time is measured from the last valid address to the first
transitioning address.
TIMIng WAVEFORM OF WRITE CYCLE nO. 2 (CE COnTROLLED) (10, 11, 12)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P4C1281-20PMB | 64K X 4 STANDARD SRAM, 20 ns, PDIP28 |
| P4C1281-20PM | 64K X 4 STANDARD SRAM, 20 ns, PDIP28 |
| P4C1281-25CI | 64K X 4 STANDARD SRAM, 25 ns, CDIP28 |
| P4C1281-25DC | 64K X 4 STANDARD SRAM, 25 ns, CDIP28 |
| P4C1281-35PMB | 64K X 4 STANDARD SRAM, 35 ns, PDIP28 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P4C1281-20PC | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:x4 SRAM |
| P4C1281-25CC | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:x4 SRAM |
| P4C1281-25CM | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:x4 SRAM |
| P4C1281-25CMB | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:x4 SRAM |
| P4C1281-25JC | 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:x4 SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。