參數(shù)資料
型號(hào)： OR3T165-5B600
元件分類： FPGA
英文描述： FPGA, 1024 CLBS, 120000 GATES, PBGA600
封裝： BGA-600
文件頁數(shù)： 27/210頁
文件大?。?/td> 2138K
代理商： OR3T165-5B600
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Preliminary Data Sheet, Rev. 1
ORCA Series 3 FPGAs
September 1998
122
Lucent Technologies Inc.
Timing Characteristics (continued)
Notes:
The pin-to-pin timing parameters in this table should be used instead of results reported by ORCA Foundry.
The ECLK delays are to all of the PIOs on one side of the device for middle pin input, or two sides of the device for corner pin input. The delay
includes both the input buffer delay and the clock routing to the PIO clock input.
Shaded values are advance information and are valid for OR3Txxx devices only.
Figure 75. Input to ExpressCLK Setup/Hold Time
Table 56. OR3C/Txxx Input to ExpressCLK (ECLK) Fast-Capture Setup/Hold Time (Pin-to-Pin)
OR3Cxx Commercial: VDD = 5.0 V ± 5%, 0 °C
< TA < 70 °C; Industrial: VDD = 5.0 V ± 10%, –40 °C < TA < +85 °C.
OR3Txxx Commercial: VDD = 3.0 V to 3.6 V, 0 °C
< TA < 70 °C; Industrial: VDD = 3.0 V to 3.6 V, –40 °C < TA < +85 °C.
Description
(TJ = 85 °C, VDD = min)
Device
Speed
Unit
-4
-5
-6
Min
Max
Min
Max
Min
Max
Input to ECLK Setup Time (middle ECLK pin)
OR3C/T55
OR3C/T80
OR3T125
2.52
2.31
TBD
—
1.83
1.72
TBD
—
1.61
1.60
TBD
—
ns
Input to ECLK Setup Time (middle ECLK pin, delayed
data input)
OR3C/T55
OR3C/T80
OR3T125
9.70
9.48
TBD
—
9.27
9.17
TBD
—
8.32
8.31
TBD
—
ns
Input to ECLK Setup Time (corner ECLK pin)
OR3C/T55
OR3C/T80
OR3T125
1.49
0.76
TBD
—
0.95
0.42
TBD
—
0.85
0.63
TBD
—
ns
Input to ECLK Setup Time (corner ECLK pin, delayed
data input)
OR3C/T55
OR3C/T80
OR3T125
8.66
7.93
TBD
—
8.39
7.86
TBD
—
7.72
7.32
TBD
—
ns
Input to ECLK Hold Time (middle ECLK pin)
OR3C/T55
OR3C/T80
OR3T125
0.00
TBD
—
0.00
TBD
—
0.00
TBD
—
ns
Input to ECLK Hold Time (middle ECLK pin, delayed
data input)
OR3C/T55
OR3C/T80
OR3T125
0.00
TBD
—
0.00
TBD
—
0.00
TBD
—
ns
Input to ECLK Hold Time (corner ECLK pin)
OR3C/T55
OR3C/T80
OR3T125
0.00
TBD
—
0.00
TBD
—
0.00
TBD
—
ns
Input to ECLK Hold Time (corner ECLK pin, delayed
data input)
OR3C/T55
OR3C/T80
OR3T125
0.00
TBD
—
0.00
TBD
—
0.00
TBD
—
ns
Q
D
ECLK
INPUT
5-4847(F).a
PIO ECLK LATCH
相關(guān)PDF資料
PDF描述
OR3T165-5BA352I FPGA, 1024 CLBS, 120000 GATES, PBGA352
OR3T165-5BA352 FPGA, 1024 CLBS, 120000 GATES, PBGA352
OR3T165-5BC432I FPGA, 1024 CLBS, 120000 GATES, PBGA432
OR3T165-5BC600I FPGA, 1024 CLBS, 120000 GATES, PBGA600
OR3T165-5PS208I FPGA, 1024 CLBS, 120000 GATES, PQFP208
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR3T20 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T20-4BA256I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T20-4S208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T20-4S240I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T20-5BA256 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*