- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299576 > OR3T165-4B600 FPGA, 1024 CLBS, 120000 GATES, PBGA600 PDF資料下載
參數(shù)資料
| 型號(hào)： | OR3T165-4B600 |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 1024 CLBS, 120000 GATES, PBGA600 |
| 封裝： | BGA-600 |
| 文件頁數(shù)： | 15/210頁 |
| 文件大?。?/td> | 2138K |
| 代理商： | OR3T165-4B600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Preliminary Data Sheet, Rev. 1
September 1998
ORCA Series 3 FPGAs
Lucent Technologies Inc.
111
Parameter
Symbol
Speed
Unit
-4
-5
-6
Min
Max
Min
Max
Min
Max
PowerPC Interface Timing (TJ = 85 °C, VDD = min)
Transfer Start to Clock Setup (TS to CLK)
Transfer Start from Clock Hold (TS from CLK)
Transfer Acknowledge Delay (CLK to TA)
Burst Inhibit Delay (CLK to BIN)
Write Data Setup Time (data to CLK while MPI_STRB
low)
Write Data Hold Time (data from CLK while MPI_ACK
low)
Address Setup Time (addr to CLK while MPI_STRB low)
Address Hold Time (addr from CLK while MPI_ACK low)
Read/Write Setup Time (R/W to CLK while MPI_STRB
low)
Read/Write Hold Time (R/W from CLK while MPI_ACK
low)
Chip Select Setup Time (CS0, CS1 to CLK)
Chip Select Hold Time (CS0, CS1 from CLK)
User Address Delay (pad to UA[3:0])
User Read/Write Delay (pad to URDWR_DEL)
TS_SET
TS_HLD
TA_DEL
BI_DEL
WD_SET
WD_HLD
A_SET
A_HLD
RW_SET
RW_HLD
CS_SET
CS_HLD
UA_DEL
URDWR_DEL
2.0
0.0
—
0.0
2.0
0.0
—
2.0
0.0
—
0.0
2.0
0.0
—
1.8
0.0
—
0.0
1.8
0.0
—
9.3
—
2.6
5.4
1.6
0.0
—
0.0
1.6
0.0
—
8.0
—
2.1
4.2
ns
i960 Interface Timing (TJ = 85 °C, VDD = min)
Addr/Data Select to Clock Setup (ADS, R/W to CLK)
Addr/Data Select to Clock Hold (ADS from CLK)
Ready/Receive Delay (CLK to RDYRCV)
Write Data Setup Time (data to CLK)
Write Data Hold Time (data from CLK)
Address Setup Time (addr to ALE low)
Address Hold Time (addr from ALE low)
Byte Enable Setup Time (BE0, BE1 to ALE low)
Byte Enable Hold Time (BE0, BE1 from ALE low)
Read/Write Setup Time (R/W to CLK)
Read/Write Hold Time (R/W from CLK)
Chip Select Setup Time (CS0, CS1 to CLK)*
Chip Select Hold Time (CS0, CS1 from CLK)*
User Address Delay (CLK low to UA[3:0])
User Read/Write Delay (pad to URDWR_DEL)
ADSN_SET
ADSN_HLD
RDYRCV_DEL
WD_SET
WD_HLD
A_SET
A_HLD
BE_SET
BE_HLD
RW_SET
RW_HLD
CS_SET
CS_HLD
UA_DEL
URDWR_DEL
2.0
0.0
—
0.0
2.0
0.0
2.0
0.0
—
11.6
—
6.6
7.0
1.8
0.0
—
0.0
1.8
0.0
1.8
0.0
—
9.3
—
4.3
5.4
1.6
0.0
—
0.0
1.6
0.0
1.6
0.0
—
8.0
—
3.4
4.2
ns
*For user system flexibility, CS0 and CS1 may be set up to any one of the three rising clock edges, beginning with the rising clock edge when
MPI_STRB
is low. If both chip selects are valid and the setup time is met, the MPI will latch the chip select state, and CS0 and CS1 may go inac-
tive before the end of the read/write cycle.
Notes:
Shaded values are advance information and are valid for OR3Txxx devices only.
Read and write descriptions are referenced to the host microprocessor; e.g., a read is a read by the host (PowerPC, i960) from the FPGA.
Timing information for configuration via the MPI can be found in Table 63 and Table 64.
PowerPC and i960 timings to/from the clock are relative to the clock at the FPGA microprocessor interface clock pin (MPI_CLK).
Timing Characteristics (continued)
Special Function Blocks Timing
Table 48. Microprocessor Interface (MP I) Timing Characteristics (continued)
OR3Cxx Commercial: VDD = 5.0 V ± 5%, 0 °C
< TA < 70 °C; Industrial: VDD = 5.0 V ± 10%, –40 °C < TA < +85 °C.
OR3Txxx Commercial: VDD = 3.0 V to 3.6 V, 0 °C
< TA < 70 °C; Industrial: VDD = 3.0 V to 3.6 V, –40 °C < TA < +85 °C.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| OR3T165-4BA352I | FPGA, 1024 CLBS, 120000 GATES, PBGA352 |
| OR3T165-4BA352 | FPGA, 1024 CLBS, 120000 GATES, PBGA352 |
| OR3T165-4BC432I | FPGA, 1024 CLBS, 120000 GATES, PBGA432 |
| OR3T165-4BC600I | FPGA, 1024 CLBS, 120000 GATES, PBGA600 |
| OR3T165-4PS208I | FPGA, 1024 CLBS, 120000 GATES, PQFP208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| OR3T20 | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
| OR3T20-4BA256I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T20-4S208I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T20-4S240I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| OR3T20-5BA256 | 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。