- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359236 > MU9C1480L-12DC Content Addressable Memory PDF資料下載
參數(shù)資料
| 型號： | MU9C1480L-12DC |
| 英文描述： | Content Addressable Memory |
| 中文描述： | 內(nèi)容可尋址存儲器 |
| 文件頁數(shù)： | 25/28頁 |
| 文件大小： | 246K |
| 代理商： | MU9C1480L-12DC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁
MU9C1480A/L Draft
Rev. 3.0 Draft
25
SWITCHING CHARACTERISTICS (see Note 3)
Symbol
tELEL
tELEH
tEHEL
tCVEL
tELCX
tELQX
tELQV
tEHQZ
tDVEL
tELDX
tFIVEL
tFIVFFV
tELFFV
tMIVEL
tEHMFX
tMIVMFV
tEHMFV
tEHMXV
tRLRH
No
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
Parameter (all times in nanoseconds)
Chip Enable Compare Cycle Time
Chip Enable LOW Pulse Width Short Cycle:
Medium Cycle:
Long Cycle:
Chip Enable HIGH Pulse Width
Control Input to Chip Enable LOW Setup Time
Control Input from Chip Enable LOW Hold Time
Chip Enable LOW to Outputs Active
Chip Enable LOW to Outputs Valid
Chip Enable HIGH to Outputs HIGH-Z
Data to Chip Enable LOW Setup Time
Data from Chip Enable LOW Hold Time
Full In Valid to Chip Enable LOW Setup Time
Full In Valid to Full Flag Valid
Chip Enable LOW to Full Flag Valid
Match in Valid to Chip Enable LOW Setup Time
Chip Enable HIGH to /MF, /MA, /MM Invalid
Match In Valid to /MF Valid, /MA, /MM
Chip Enable HIGH to /MF Valid
Chip Enable HIGH to /MA and /MM Valid
Reset LOW Pulse Width
Notes
4
4
5
5
6
4,6
4,6
7
8
Max
70
85
20
8
90
8
30
30
Min
120
35
75
100
20
0
15
3
3
0
15
0
0
0
100
Max
50
75
15
7
75
7
25
25
Min
90
25
50
75
15
0
10
3
3
0
10
0
0
0
100
Max
30
52
10
5
50
5
16
18
Min
70
15
35
55
15
0
10
3
3
0
10
0
0
0
100
-70
··
-90
·
-12
·
Notes:
1. -1.0 Volts for a duration of 10 ns measured at the 50% amplitude points for Input-only lines (see Figure 8 on page 24).
2. Common I/O lines are clamped, so that signal transients cannot fall below -0.5 Volts.
3. Over ambient operating temperature range and Vcc(min) to Vcc(max).
4. See Table 7 on page 21.
5. Control signals are /W, /CM, and /EC.
6. With load specified in Figure 7, Test Load A.
7. With load specified in Figure 7, Test Load B.
8. /E must be HIGH during this period to ensure accurate default values in the configuration registers.
9. With output and I/O pins unloaded.
10. TEST1 and/or TEST2 may not be implemented on all versions of these products.
1480A
1480L
Cycle Time
·
Available
··
Consult factory for availability
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MU9C1480L-12DI | Content Addressable Memory |
| MU9C1480L-70DC | Content Addressable Memory |
| MU9C1480L-70DI | Content Addressable Memory |
| MU9C1480L-90DC | Content Addressable Memory |
| MU9C1480L-90DI | Content Addressable Memory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MU9C1480L-12DI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:The 1024 x 64-bit LANCAM facilitates numerous 1024 x 64-bit CMOS content-addressable memory (CAM) |
| MU9C1480L-70DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Content Addressable Memory |
| MU9C1480L-70DI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Content Addressable Memory |
| MU9C1480L-90DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Content Addressable Memory |
| MU9C1480L-90DI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:The 1024 x 64-bit LANCAM facilitates numerous 1024 x 64-bit CMOS content-addressable memory (CAM) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。