參數(shù)資料
型號(hào): MT90503
廠商: Zarlink Semiconductor Inc.
英文描述: 2048VC AAL1 SAR
中文描述: 2048VC AAL1特區(qū)
文件頁數(shù): 17/233頁
文件大小: 1341K
代理商: MT90503
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
MT90503
Data Sheet
17
Zarlink Semiconductor Inc.
Figure 4 shows the dataflow from the RX UTOPA interface to the H.100/H.110 bus.
Figure 4 - Receive Data Flow - UTOPIA to TDM
2.0 Features Detailed Description
2.1 UTOPIA Interface
Contains 3 UTOPIA ports with transmit and receive interfaces:
-
Port A: 16-bit or 8-bit UTOPIA Level 2, ATM mode (single-PHY) or PHY mode (single or multi-PHY). Accepts
data rates up to 622 Mb/s.
-
Port B: 16-bit or 8-bit UTOPIA Level 2 without bus addressing, ATM mode or PHY mode (restricted to 8-bit
when Port A is in multi-PHY mode). Accepts data rates up to 622 Mb/s.
-
Port C: 8-bit UTOPIA, ATM mode or PHY mode
Supports cell switching through daisy chained SAR/PHY devices via the UTOPIA interface (AAL5 SARs,
AAL1 SARs such as MT90503, and AAL2 SARs such as MT90502).
Supports both UNI and NNI header formats
Supports any combination of VCI/VPI concatenation up to 16 bits in ATM Receive direction
Supports up to 65536 Virtual Circuits Per UTOPIA Port in ATM Receive direction
Rapid timing reference cell processing in Receive/Segmentation direction
Can eliminate null cells (VPI = 0, VCI = 0) received at UTOPIA A, B, and C port inputs
Filters received cells before accessing VCC Look Up Table (LUT)
UTOPIA VCC loopback for bi-directional ring functionality (from RX A to TX B and from RX B to TX A)
Per-VCC User cell and OAM cell destination control (for VCs that have a LUT entry)
Per-UTOPIA-port User cell and OAM cell destination control (for VCs that do not have a LUT entry)
H.100/H.110 Bus
TDM Bus
UTOPIA Input FIFO
UTOPIA Cell Router
RX UTOPIA
Interface
Time-Slot Memories
RX SAR CBR Portion
UTOPIA Output FIFO
Path Controlled by TDM Module
Path Controlled by RX SAR Module
Path Controlled by UTOPIA Module
Circular Buffers[7:0]
(External Data Memory)
CPU Module
External Control
Memory
RX SAR non-CBR
Portion
CPU
相關(guān)PDF資料
PDF描述
MT90503AG CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes
MT90520 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90503AG 制造商:Microsemi Corporation 功能描述:
MT90520 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR