參數(shù)資料
型號(hào)： MSC8101M1500F
廠商： MOTOROLA INC
元件分類： 數(shù)字信號(hào)處理
英文描述： Network Digital Signal Processor
中文描述： 64-BIT, 75 MHz, OTHER DSP, PBGA332
封裝： 17 X 17 MM, LIDDED FLIP CHIP, PLASTIC, BGA-332
文件頁數(shù)： 7/28頁
文件大?。?/td> 378K
代理商： MSC8101M1500F
Silicon Errata for the MSC8101 Processor, Mask 0K40A, Rev. 5
Freescale Semiconductor
7
BOOT2
Boot Interference in Multi-Master System with Shared Memory
Date Added:
8/5/2001
Description:
The DSPRAM address in the memory map as programmed by the boot loader code
in the ROM is the same for all processors. During simultaneous boot, this will cause interference
of one processor with another.
Workaround:
For up to 4 MSC8101’s including the configuration master.
Boot the processors one after the other, and not at the same time. Reprogram unique
DSPRAM address for each processor. The configuration master is set also to be the
arbitration master and the memory controller for the system. The configuration word for
the master should set the MMR field of the reset word (bits [18:19]) to 2’b11. This will
mask all the external bus requests of the configuration slaves. After the master completes
its boot, the user should:
1.
Clear all external requestors from the Arbitration Level Register (ALR) of the arbi-
tration master.
2.
Reprogram the UPM of the DSPRAM bank to unique address (see programming
example below)
3.
Set priority for the next configuration slave in the Arbitration Level Register
(ALR) of the arbitration master.
4.
Enable external bus requests by clearing SIUMCR MMR field (bits [16:17]).
5.
Repeat stages 2,3 for consecutive slaves.
Configuration master programming code:
move.l PPC_ALRH,D7 ; Step #1
move.l PPC_ALRL,D8
bmclr.w #$f,D7.L
bmclr.w #$ff00,D8.H
move.l D7,PPC_ALRH
move.l D8,PPC_ALRL
upmc_init $04000000 ; Step #2 (DSPRAM base address
move.l PPC_ALRH,D7 ; Step #3
nop
bmset.w #$7,D7.L
nop
move.l D7,PPC_ALRH
move.l SIUMCR,D7; Step #4
nop
bmclr.w #$c000,D7.L
nop
move.l D7,SIUMCR
Fix Plan:
RevA
0K40A
Table 2.
Silicon Errata (Continued)
Errata
Number
Errata Description
Applies
to Mask
相關(guān)PDF資料
PDF描述
MSC8101M1250F Network Digital Signal Processor
MSC8101 Network Digital Signal Processor
MSC8122_07 Quad Digital Signal Processor
MSC8122 Quad Core 16-Bit Digital Signal Processor
MSC8126 Quad Digital Signal Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MSC8101UG/D 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Network Digital Signal Processor
MSC8101VT1250F 功能描述:IC DSP 16BIT 250MHZ 332-FCPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
MSC8101VT1375F 功能描述:IC DSP 16BIT 250MHZ 332-FCPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
MSC8101VT1500F 功能描述:IC DSP 16BIT 250MHZ 332-FCPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:StarCore 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
MSC8102 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Quad Core 16-Bit Digital Signal Processor
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*