參數(shù)資料
型號： MPC9600AER2
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 14/15頁
文件大小： 0K
描述： IC PLL CLK DRIVER LV 48-LQFP
標(biāo)準(zhǔn)包裝： 2,000
類型： PLL 時鐘驅(qū)動器
PLL： 帶旁路
輸入： LVCMOS，LVPECL
輸出： LVCMOS
電路數(shù)： 1
比率 - 輸入:輸出： 2:21
差分 - 輸入:輸出： 是/無
頻率 - 最大： 200MHz
除法器/乘法器： 是/是
電源電壓： 2.375 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應(yīng)商設(shè)備封裝： 48-TQFP（7x7）
包裝： 帶卷 (TR)
MPC9600 REVISION 6 JANUARY 7, 2013
8
2013 Integrated Device Technology, Inc.
MPC9600 Data Sheet
LOW VOLTAGE, 2.5V AND 3.3V LVCMOS PLL CLOCK DRIVER
Figure 3. Configuration for 126 MHz Clocks
Figure 4. Configuration for 133.3/66.67 MHz Clocks
Table 9. Typical and Maximum Period Jitter Specification
Device Configuration
QA0 to QA6
QB0 to QB6
QC0 to QC6
TypMax
All output banks in
2 or 4 divider configuration(1)
2 (FSELA = 0 and FESLB = 0 and FSELC = 0)
4 (FSELA = 1 and FESLB = 1 and FSELC = 1)
1. In this configuration, all MPC9600 outputs generate the same clock frequency. See Figure 3 for an example configuration.
25
20
50
70
50
70
100
25
20
50
70
Mixed
2/4 divider configurations(2)
for output banks in
2 divider configurations
for output banks in
4 divider configurations
2. Multiple frequency generation. Jitter data are specified for each output divider separately. See Figure 7 for an example.
80
25
130
70
100
60
150
100
80
25
130
70
Table 10. Typical and Maximum Cycle-to-Cycle Jitter Specification
Device Configuration
QA0 to QA6
QB0 to QB6
QC0 to QC6
TypMax
All output banks in
2 or 4 divider configuration(1)
2 (FSELA = 0 and FESLB = 0 and FSELC = 0)
4 (FSELA = 1 and FESLB = 1 and FSELC = 1)
1. In this configuration, all MPC9600 outputs generate the same clock frequency.
40
90
110
80
120
130
180
40
90
110
Mixed
2/ 4 divider configurations(2)
for output banks in
2 divider configurations
for output banks in
4 divider configurations
2. Multiple frequency generation. Jitter data are specified for each output divider separately.
150
30
250
110
200
120
280
180
150
30
250
110
MPC9600
fref = 20.833 MHz
125 MHz
20.833 MHz (Feedback)
125 MHz
CCLK
FB_IN
FSEL_FB
FSELA
FSELB
FSELC
QA0–6
QB0–6
QC0–6
QFB
7
1
0
Frequency Range
Min
Max
Input
16.67 MHz
33.33 MHz
QA outputs
100 MHz
200 MHz
QB outputs
100 MHz
200 MHz
QC outputs
100 MHz
200 MHz
Frequency Range
Min
Max
Input
25 MHz
50 MHz
QA outputs
100 MHz
200 MHz
QB outputs
100 MHz
200 MHz
QC outputs
100 MHz
200 MHz
MPC9600
fref = 33.33 MHz
133.3 MHz
66.67 MHz
33.33 MHz (Feedback)
66.67 MHz
CCLK
FB_IN
FSEL_FB
FSELA
FSELB
FSELC
QA0–6
QB0–6
QC0–6
QFB
7
0
1
相關(guān)PDF資料
PDF描述
VI-J5J-MZ-F1 CONVERTER MOD DC/DC 36V 25W
VI-J5H-MZ-F3 CONVERTER MOD DC/DC 52V 25W
VI-J54-MZ-F3 CONVERTER MOD DC/DC 48V 25W
MS3454L20-7S CONN RCPT 8POS JAM NUT W/SCKT
VI-J5H-MZ-F2 CONVERTER MOD DC/DC 52V 25W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MPC9600FA 功能描述:IC CLOCK DRVR PLL LV 1:21 48LQFP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應(yīng)商設(shè)備封裝:* 包裝:*
MPC9608 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:1:10 LVCMOS Zero Delay Clock Buffer
MPC9608AC 功能描述:時鐘緩沖器 RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
MPC9608ACR2 功能描述:時鐘緩沖器 RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
MPC9608FA 功能描述:時鐘緩沖器 3.3V 200MHz Clock Generator RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*