參數(shù)資料
型號： MPC9352AC
廠商： FREESCALE SEMICONDUCTOR INC
元件分類： 時鐘及定時
英文描述： 9352 SERIES, PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
封裝： LEAD FREE, LQFP-32
文件頁數(shù)： 16/16頁
文件大?。?/td> 346K
代理商： MPC9352AC
Advanced Clock Drivers Devices
Freescale Semiconductor
9
MPC9352
Example Configurations for the MPC9352
MPC9352 configuration to multiply the reference
frequency by 3, 3
÷ 2 and 1. PLL feedback of
QA4 = 33.3 MHz.
Figure 4. MPC9352 Zero Delay Buffer Configuration
Figure 5. MPC9352 Default Configuration
Figure 6. MPC9352 Zero Delay Buffer
Configuration 2
MPC9352
fref = 100 MHz
100 MHz
100 MHz (Feedback)
QA0
QA1
QA2
QA3
QA4
QB0
QB1
QB2
QB3
QC0
QC1
CCLK
FB_IN
FSELA
FSELB
FSELD
F_RANGE
200 MHz
MPC9352 default configuration (feedback of QB0 = 100 MHz).
All control pins are left open.
MPC9352
fref = 62.5 MHz
62.5 MHz
62.5 MHz (Feedback)
QA0
QA1
QA2
QA3
QA4
QB0
QB1
QB2
QB3
QC0
QC1
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
62.5 MHz
MPC9352 zero-delay (feedback of QB0 = 62.5 MHz). All
control pins are left open except FSELC = 1. All outputs
are locked in frequency and phase to the input clock.
MPC9352
fref = 33.3 MHz
33.3 MHz
50 MHz
33.3 MHz (Feedback)
QA0
QA1
QA2
QA3
QA4
QB0
QB1
QB2
QB3
QC0
QC1
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
100 MHz
MPC9352
fref = 33.3 MHz
33.3 MHz
33.3 MHz (Feedback)
QA0
QA1
QA2
QA3
QQ4
QB0
QB1
QB2
QB3
QC0
QC1
CCLK
FB_IN
FSELA
FSELB
FSELC
F_RANGE
33.3 MHz
MPC9352 zero-delay (feedback of QB0 = 33.3 MHz).
Equivalent to Table 2 except F_RANGE = 1 enabling a
lower input and output clock frequency.
Frequency Range
Min
Max
Input
50 MHz
100 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
100 MHz
200 MHz
Frequency Range
Min
Max
Input
50 MHz
100 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
50 MHz
100 MHz
Frequency Range
Min
Max
Input
25 MHz
50 MHz
QA outputs
50 MHz
10 MHz
QB outputs
50 MHz
100 MHz
QC outputs
100 MHz
200 MHz
Frequency Range
Min
Max
Input
25 MHz
50 MHz
QA outputs
25 MHz
50 MHz
QB outputs
25 MHz
50 MHz
QC outputs
25 MHz
50 MHz
VCC
Figure 3. MPC9352 Default Configuration
相關PDF資料
PDF描述
MPC9352ACR2 9352 SERIES, PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
MPC93H51FA PLL BASED CLOCK DRIVER, 9 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
MPC93H51FAR2 PLL BASED CLOCK DRIVER, 9 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
MPC93R52ACR2 93R SERIES, PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
MPC93R52AC 93R SERIES, PLL BASED CLOCK DRIVER, 11 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQFP32
相關代理商/技術參數(shù)
參數(shù)描述
MPC9352ACR2 功能描述:時鐘發(fā)生器及支持產品 FSL 1-11 LVCMOS PLL Clock Generator RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
MPC9352FA 功能描述:鎖相環(huán) - PLL 2.5 3.3V 200MHz Clock Generator RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
MPC9352FAR2 制造商:Integrated Device Technology Inc 功能描述:Zero Delay PLL Clock Generator Single 32-Pin LQFP T/R 制造商:Integrated Device Technology Inc 功能描述:ZERO DLY PLL CLOCK GEN SGL 32LQFP - Tape and Reel
MPC93H51AC 功能描述:時鐘發(fā)生器及支持產品 FSL 1-9 LVCMOS/LVPEC L to LVCMOS PLL Cloc RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
MPC93H51ACR2 功能描述:時鐘發(fā)生器及支持產品 FSL 1-9 LVCMOS/LVPEC L to LVCMOS PLL Cloc RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*