- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359645 > MCZ33742SEGR2 (飛思卡爾半導(dǎo)體(中國(guó))有限公司) System Basis Chip (SBC) with Enhanced High-Speed CAN Transceiver PDF資料下載
參數(shù)資料
| 型號(hào)： | MCZ33742SEGR2 |
| 廠商： | 飛思卡爾半導(dǎo)體(中國(guó))有限公司 |
| 元件分類： | CAN |
| 英文描述： | System Basis Chip (SBC) with Enhanced High-Speed CAN Transceiver |
| 中文描述： | 系統(tǒng)基礎(chǔ)芯片的增強(qiáng)型（SBC）的高速CAN收發(fā)器 |
| 文件頁(yè)數(shù)： | 19/65頁(yè) |
| 文件大?。?/td> | 1158K |
| 代理商： | MCZ33742SEGR2 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)當(dāng)前第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)
Analog Integrated Circuit Device Data
Freescale Semiconductor
19
33742
ELECTRICAL CHARACTERISTICS
DYNAMIC ELECTRICAL CHARACTERISTICS
STATE MACHINE TIMING (CS, SCLK, MOSI, MISO, WDOG, INT) (CONTINUED)
Delay Between SPI and CAN Normal Mode
(33)
Normal Mode
(34)
t
S-CAN_N
—
—
10
μ
s
Delay Between SPI and CAN Sleep Mode
(33)
Normal Mode
(34)
t
S-CAN_S
—
—
10
μ
s
Delay Between CS Wake-Up (CS LOW to HIGH) and Device in Normal
Request Mode (VDD ON and RST HIGH)
Stop Mode
t
W-CS
15
40
90
μ
s
Delay Between CS Wake-Up (CS LOW to HIGH) and First Accepted SPI
Command
Device in Stop Mode After Wake-Up
t
W-SPI
90
—
N/A
μ
s
Delay Between INT Pulse and First SPI Command Accepted
Device in Stop Mode After Wake-Up
t
S-1STSPI
20
—
N/A
μ
s
Delay Between Two SPI Messages Addressing the Same Register
t
2SPI
25
—
—
μ
s
OUTPUT PIN (VDD)
Reset Delay Time
Measured at 50% of Reset Signal
t
D
4.0
—
30
μ
s
I
DD
Overcurrent to Wake-Up Deglitcher Time
(34)
t
IDD-DGLT
40
55
75
μ
s
OUTPUT PIN
(
RST
)
Reset Duration After VDD HIGH
33742
33742S
t
RST
DUR
t
RST
DURS
12
3.0
15
3.5
18
4.0
ms
INPUT PINS (L0, L1, L2, AND L3)
Wake-Up Filter Time
t
WUF
8.0
20
38
μ
s
Notes
33.
34.
Delay starts at falling edge of clock cycle #8 of the SPI command and start of “Turn ON” or “Turn OFF” of HS or V2.
Guaranteed by design; it is not production tested.
Table 6. Dynamic Electrical Characteristics (continued)
Characteristics noted under conditions 4.75 V
≤
V2
≤
5.25 V, 5.5 V
≤
V
SUP
≤
18 V, and -40
°
C
≤
T
A
≤
125
°
C. Typical values
noted reflect the approximate parameter mean at T
A
= 25
°
C under nominal conditions unless otherwise noted.
Characteristic
Symbol
Min
Typ
Max
Unit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC908GR8BMFA | Microcontrollers |
| MC68HC908GR8BVFA | Microcontrollers |
| MC68HC908QT2A | Microcontrollers |
| MC68HC908QT4A | Microcontrollers |
| MC68HC908QY1A | Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCZ33780EG | 功能描述:多路器開關(guān) IC DBUS MASTER RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關(guān)數(shù)量:4 開啟電阻（最大值）:7 Ohms 開啟時(shí)間（最大值）: 關(guān)閉時(shí)間（最大值）: 傳播延遲時(shí)間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:UQFN-16 |
| MCZ33780EG | 制造商:Freescale Semiconductor 功能描述:DUAL DBUS MASTER INTERFACE 16SOIC |
| MCZ33780EGR2 | 功能描述:多路器開關(guān) IC DBUS MASTER RoHS:否 制造商:Texas Instruments 通道數(shù)量:1 開關(guān)數(shù)量:4 開啟電阻（最大值）:7 Ohms 開啟時(shí)間（最大值）: 關(guān)閉時(shí)間（最大值）: 傳播延遲時(shí)間:0.25 ns 工作電源電壓:2.3 V to 3.6 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:UQFN-16 |
| MCZ33781EK | 功能描述:輸入/輸出控制器接口集成電路 DBUS2 MASTER STND RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| MCZ33781EKR2 | 功能描述:輸入/輸出控制器接口集成電路 DBUS2 MASTER STND RoHS:否 制造商:Silicon Labs 產(chǎn)品: 輸入/輸出端數(shù)量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。