參數(shù)資料
型號： MCL908QT1
廠商： 飛思卡爾半導體(中國)有限公司
英文描述： M68HC08 Microcontrollers
中文描述： M68HC08系列微控制器
文件頁數(shù)： 86/182頁
文件大?。?/td> 1603K
代理商： MCL908QT1
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁
Low-Voltage Inhibit (LVI)
MC68HLC908QY/QT Family Data Sheet, Rev. 3
86
Freescale Semiconductor
The LVI is enabled out of reset. The LVI module contains a bandgap reference circuit and comparator.
Clearing the LVI power disable bit (LVIPWRD) enables the LVI to monitor V
DD
voltage. Clearing the LVI
reset disable bit (LVIRSTD) enables the LVI module to generate a reset when V
DD
falls below a voltage,
V
TRIPF
or V
DTRIPF
. Setting the LVI enable in stop mode bit (LVISTOP) enables the LVI to operate in stop
mode. Setting the LVD or LVR trip point bit (LVDLVR) selects the LVD trip point voltage. The actual trip
thresholds are specified in
16.5 DC Electrical Characteristics
. Either trip level can be used as a detect or
reset.
NOTE
After a power-on reset, the LVI’s default mode of operation is LVR trip
voltage. If a higher trip voltage is desired, the user must set the LVDLVR bit
to raise the trip point to the LVD voltage.
If the user requires the higher trip voltage and sets the LVDLVR bit after
power-on reset while the VDD supply is not above the V
TRIPR
for LVD
mode, the microcontroller unit (MCU) will immediately go into reset. The
next time the LVI releases the reset, the supply will be above the V
TRIPR
for
LVD mode.
Once an LVI reset occurs, the MCU remains in reset until V
DD
rises above a voltage, V
TRIPR
, which
causes the MCU to exit reset. See
Chapter 13 System Integration Module (SIM)
for the reset recovery
sequence.
The output of the comparator controls the state of the LVIOUT flag in the LVI status register (LVISR) and
can be used for polling LVI operation when the LVI reset is disabled.
10.3.1 Polled LVI Operation
In applications that can operate at V
DD
levels below the V
TRIPF
level, software can monitor V
DD
by polling
the LVIOUT bit. In the configuration register, the LVIPWRD bit must be cleared to enable the LVI module,
and the LVIRSTD bit must be set to disable LVI resets.
10.3.2 Forced Reset Operation
In applications that require V
DD
to remain above the V
TRIPF
level, enabling LVI resets allows the LVI
module to reset the MCU when V
DD
falls below the V
TRIPF
level. In the configuration register, the
LVIPWRD and LVIRSTD bits must be cleared to enable the LVI module and to enable LVI resets.
10.3.3 Voltage Hysteresis Protection
Once the LVI has triggered (by having V
DD
fall below V
TRIPF
), the LVI will maintain a reset condition until
V
DD
rises above the rising trip point voltage, V
TRIPR
. This prevents a condition in which the MCU is
continually entering and exiting reset if V
DD
is approximately equal to V
TRIPF
. V
TRIPR
is greater than
V
TRIPF
by the hysteresis voltage, V
HYS
.
10.3.4 LVI Trip Selection
The LVDLVR bit in the configuration register selects whether the LVI is configured for LVD (low voltage
detect) or LVR (low voltage reset) protection. The LVD trip voltage can be used as a low voltage warning.
The LVR trip voltage will commonly be configured as a reset condition since it is very close to the minimum
operating voltage of the device. The LVDLVR bit can be written to anytime so that battery applications
can make use of the LVI as both a warning indicator and to generate a system reset.
相關(guān)PDF資料
PDF描述
MCM63R836 MCM63R836
MCN51-30S3-PFA 16 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor
MCN51-30S3-DS 16 Characters x 2 Lines, 5x7 Dot Matrix Character and Cursor
MCR100-3 SCR
MCR100-8 Silicon Controlled Rectifiers(Reverse Blocking Triode Thyristors)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MCL908QT1CDWE 功能描述:8位微控制器 -MCU LO V-1.5K FLASH W/O AD RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
MCL908QT1CDWER 功能描述:8位微控制器 -MCU LO V-1.5K FLASH W/O ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
MCL908QT1DWE 功能描述:8位微控制器 -MCU LO V-1.5K FLASH W/O ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
MCL908QT2 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:M68HC08 Microcontrollers
MCL908QT2CDWE 功能描述:8位微控制器 -MCU LO V-1.5K FLASH W/ADC RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*