- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1950 > MC8641VU1500KE (Freescale Semiconductor)IC MPU DUAL CORE E600 994FCCBGA PDF資料下載
參數(shù)資料
| 型號： | MC8641VU1500KE |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 44/130頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU DUAL CORE E600 994FCCBGA |
| 標準包裝： | 1 |
| 系列： | MPC86xx |
| 處理器類型： | 32-位 MPC86xx PowerPC |
| 速度： | 1.5GHz |
| 電壓： | 1.1V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 994-BCBGA，F(xiàn)CCBGA |
| 供應商設備封裝： | 994-FCCBGA（33x33） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁
MPC8641 and MPC8641D Integrated Host Processor Hardware Specifications, Rev. 2
20
Freescale Semiconductor
RESET Initialization
5
RESET Initialization
This section describes the AC electrical specifications for the RESET initialization timing requirements of
the MPC8641. Table 11 provides the RESET initialization AC timing specifications.
Table 12 provides the PLL lock times.
Table 11. RESET Initialization Timing Specifications
Parameter/Condition
Min
Max
Unit
Notes
Required assertion time of HRESET
100
—
μs—
Minimum assertion time for SRESET_0 & SRESET_1
3
—
SYSCLKs
1
Platform PLL input setup time with stable SYSCLK
before HRESET negation
100
—
μs2
Input setup time for POR configs (other than PLL
config) with respect to negation of HRESET
4
—
SYSCLKs
1
Input hold time for all POR configs (including PLL
config) with respect to negation of HRESET
2
—
SYSCLKs
1
Maximum valid-to-high impedance time for actively
driven POR configs with respect to negation of
HRESET
—
5
SYSCLKs
1
Notes:
1. SYSCLK is the primary clock input for the MPC8641.
2 This is related to HRESET assertion time. Stable PLL configuration inputs are required when a stable SYSCLK is
applied. See the
MPC8641D Integrated Host Processor Reference Manual for more details on the power-on reset
sequence.
Table 12. PLL Lock Times
Parameter/Condition
Min
Max
Unit
Notes
(Platform and E600) PLL lock times
—
100
μs1
Local bus PLL
—
50
μs—
Note:
1.The PLL lock time for e600 PLLs require an additional 255 MPX_CLK cycles.
相關PDF資料 |
PDF描述 |
|---|---|
| MC908AB32CFUE | IC MCU 8MHZ 32K FLASH 64-QFP |
| MC908AP64ACBE | IC MCU 64K FLASH 8MHZ 42-SDIP |
| MC908AP64CFAE | IC MCU 64K 8MHZ SPI 48-LQFP |
| MC908AS32ACFNE | IC MCU 32K FLASH 8MHZ 52-PLCC |
| MC908AZ32ACFUE | IC MCU 32K FLASH 8.4MHZ 64-QFP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC8641VU1500N | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated Host Processor Hardware Specifications |
| MC867P | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| MC8704_1101297 | 制造商:Sierra Wireless 功能描述:3G MINI CARD 制造商:Sierra Wireless 功能描述:MC8704_1101297 |
| MC8704_1101443 | 制造商:Sierra Wireless 功能描述:INTEGRATED RADIO / M2M UNIT |
| MC8705 | 制造商:SIERRA WIRELESS 功能描述:MINICARD 3G 4BAND HSPA+21 GPS 制造商:SIERRA WIRELESS 功能描述:MODULE, HSPA, GPS, MDM8200A, 3G, USB 制造商:SIERRA WIRELESS 功能描述:MODULE, HSPA, GPS, MDM8200A, 3G, USB; Frequency RF:2.1MHz; Module Interface:USB ;RoHS Compliant: Yes |
發(fā)布緊急采購，3分鐘左右您將得到回復。