MC68HC08AZ32A — Rev 1.0
Technical Data
MOTOROLA
List of Figures
17
Technical Data — MC68HC08AZ32A
List of Figures
Figure
Title
Page
1-1
1-2
1-3
2-1
2-2
2-3
5-1
5-2
5-3
5-4
5-5
5-6
5-7
5-8
6-1
6-2
6-3
6-4
6-5
6-6
7-1
7-2
7-3
7-4
7-5
7-6
7-7
7-8
7-9
MC68HC08AZ32A MCU Block Diagram . . . . . . . . . . . . . . . . .30
64 QFP Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
MC68HC08AZ32A Memory map . . . . . . . . . . . . . . . . . . . . . . .42
I/O Data, Status and Control Registers . . . . . . . . . . . . . . . . . .45
Additional Status and Control Registers. . . . . . . . . . . . . . . . . .49
EEPROM Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .59
EEPROM Control Register (EECR) . . . . . . . . . . . . . . . . . . . . .67
EEPROM Array Configuration Register (EEACR) . . . . . . . . . .69
EEPROM Nonvolatile Register (EENVR). . . . . . . . . . . . . . . . .71
EEDIV Divider High Register (EEDIVH). . . . . . . . . . . . . . . . . .72
EEDIV Divider Low Register (EEDIVL). . . . . . . . . . . . . . . . . . .72
EEPROM Divider Non-Volatile Register High (EEDIVHNVR)).74
EEPROM Divider Non-Volatile Register Low (EEDIVLNVR) . .74
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Index Register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .81
SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
Sources of Internal Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .101
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Interrupt Entry. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . .107
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.