參數(shù)資料
型號(hào): MC68008
廠商: Motorola, Inc.
英文描述: 16-Bit Microprocessor(16位微處理器)
中文描述: 16位微處理器(16位微處理器)
文件頁(yè)數(shù): 78/184頁(yè)
文件大小: 1006K
代理商: MC68008
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)當(dāng)前第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)
5-32
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
4. For an MC68010, return
DTACK
before data verification. If data is invalid, assert
BERR
on the next clock cycle (case 4).
Table 5-6.
BERR
and
HALT
Negation Results
Conditions of
Termination in
Table 4-4
Negated on Rising
Edge of State
Control Signal
N
N+2
Results—Next Cycle
Bus Error
BERR
HALT
or
or
Takes bus error trap.
Rerun
BERR
HALT
or
Illegal sequence; usually traps to vector number 0.
Rerun
BERR
HALT
Reruns the bus cycle.
Normal
BERR
HALT
or
May lengthen next cycle.
Normal
BERR
HALT
or
none
If next cycle is started, it will be terminated as a bus
error.
= Signal is negated in this bus state.
5.7 ASYNCHRONOUS OPERATION
To achieve clock frequency independence at a system level, the bus can be operated in
an asynchronous manner. Asynchronous bus operation uses the bus handshake signals
to control the transfer of data. The handshake signals are
AS
,
UDS
,
LDS
,
DS
(MC68008
only),
DTACK
,
BERR
,
HALT
,
AVEC
(MC68EC000 only), and
VPA
(only for M6800
peripheral cycles).
AS
indicates the start of the bus cycle, and
UDS
,
LDS
, and
DS
signal
valid data for a write cycle. After placing the requested data on the data bus (read cycle)
or latching the data (write cycle), the slave device (memory or peripheral) asserts
DTACK
to terminate the bus cycle. If no device responds or if the access is invalid, external control
logic asserts
BERR
, or
BERR
and
HALT
, to abort or retry the cycle. Figure 5-31 shows the
use of the bus handshake signals in a fully asynchronous read cycle. Figure 5-32 shows a
fully asynchronous write cycle.
AS
R/W
DTACK
UDS/LDS
DATA
ADDR
Figure 5-31. Fully Asynchronous Read Cycle
相關(guān)PDF資料
PDF描述
MC68010 16-/32-Bit Microprocessor(16/32位微處理器)
MC6805R3 8-Bit Microcontroller Units (MCU).(8位微控制器)
MC68A21CL PERIPHERAL INTERFACE ADAPTER
MC68A21CP PERIPHERAL INTERFACE ADAPTER
MC68A21CS PERIPHERAL INTERFACE ADAPTER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC6800CL 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU)
MC6800CP 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU)
MC6800CS 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU)
MC6800L 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU)
MC6800P 制造商:Motorola Inc 功能描述: