參數(shù)資料
型號(hào)： M32182F3TFP
元件分類： 微控制器/微處理器
英文描述： 32-BIT, FLASH, 80 MHz, RISC MICROCONTROLLER, PQFP144
封裝： 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144
文件頁(yè)數(shù)： 200/262頁(yè)
文件大?。?/td> 3279K
代理商： M32182F3TFP
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)當(dāng)前第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)
ELECTRICAL CHARACTERISTICS
7735 Group User’s Manual
15–9
Symbol
td(CS–WE)
td(CS–RDE)
th(WE–CS)
th(RDE–CS)
td(An–WE)
td(An–RDE)
td(A–WE)
td(A–RDE)
th(WE–An)
th(RDE–An)
tw(ALE)
tsu(A–ALE)
th(ALE–A)
td(ALE–WE)
td(ALE–RDE)
td(WE–DQ)
th(WE–DQ)
tw(WE)
tpxz(RDE–DZ)
tpzx(RDE–DZ)
tw(RDE)
td(RSMP–WE)
td(RSMP–RDE)
td(
φ 1–RSMP)
15.10 Memory expansion mode and Microprocessor mode : with wait 0
Timing requirements (Vcc = 5 V
± 10 %, Vss = 0 V, Ta = –20 to 85 °C, f(XIN) = 25 MHz (Note 1), unless
otherwise noted)
g The rise/fall time of an input signal must be 100 ns or less, unless otherwise noted.
tc
tw(H)
tw(L)
tr
tf
tsu(D–RDE)
th(RDE–D)
Min.
ns
Limits
Unit
External clock input cycle time (Note 2)
External clock input high-level pulse width (Note 3)
External clock input low-level pulse width (Note 3)
External clock rise time
External clock fall time
Data input setup time
Data input hold time
40
15
32
0
Parameter
Max.
8
Symbol
Notes 1: This is applied when the main clock division selection bit = “0” and f(f2) = 12.5 MHz.
2: When the main clock division selection bit = “1,” the minimum value of tc = 80 ns.
3: When the main clock division selection bit = “1,” values of tw(H)/tc and tw(L)/tc must be set to values
from 0.45 through 0.55.
Switching characteristics (Vcc = 5 V
± 10 %, Vss = 0 V, Ta = –20 to 85 °C, f(XIN) = 25 MHz (Note 1),
unless otherwise noted)
Unit
ns
Limits
Data formula (Min.)
3 ! 109
2 f(f2)
3 ! 109
2 f(f2)
3 ! 109
2 f(f2)
1 ! 109
2 f(f2)
2 ! 109
2 f(f2)
2 ! 109
2 f(f2)
1 ! 109
2 f(f2)
1 ! 109
2 f(f2)
– 33
– 45
– 22
– 23
– 35
– 25
– 30
Parameter
Chip-select output delay time
Chip-select hold time
Address output delay time
Address hold time
ALE pulse width
Address output setup time
Address hold time
ALE output delay time
Data output delay time
Data hold time
____
WEL, WEH
pulse width
Floating start delay time
Floating release delay time
____
RDE
pulse width
_____
RSMP
output delay time
_____
RSMP
hold time
φ 1 output delay time
45
5
18
1 ! 109
2 f(f2)
4 ! 109
2 f(f2)
1 ! 109
2 f(f2)
4 ! 109
2 f(f2)
1 ! 109
2 f(f2)
Conditions
Fig. 15.11.1 in
part 1
– 22
– 30
– 20
– 32
– 30
td(WE–
φ 1)
td(RDE–
φ 1)
Notes 1: This is applied when the main clock division selection bit = “0” and f(f2) = 12.5 MHz.
2: f(f2) represents the clock f2 frequency.
For the relationship with the main clock and sub clock, refer to Table 14.3.1.
Max.
Min.
87
4
87
75
18
57
45
15
10
18
130
20
128
10
0
相關(guān)PDF資料
PDF描述
M32182F3VFP 32-BIT, FLASH, 64 MHz, RISC MICROCONTROLLER, PQFP144
M32182F3TFP 32-BIT, FLASH, 80 MHz, RISC MICROCONTROLLER, PQFP144
M32196F8UFP 32-BIT, FLASH, 160 MHz, RISC MICROCONTROLLER, PQFP144
M32192F8TFP 32-BIT, FLASH, 160 MHz, RISC MICROCONTROLLER, PQFP144
M32192F8UWG 32-BIT, FLASH, 160 MHz, RISC MICROCONTROLLER, PBGA224
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M32182F3UFP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-BIT RISC SINGLE-CHIP MICROCOMPUTER M32R FAMILY / M32R/ECU SERIES
M32182F3VFP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-BIT RISC SINGLE-CHIP MICROCOMPUTER M32R FAMILY / M32R/ECU SERIES
M32182F8TFP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-BIT RISC SINGLE-CHIP MICROCOMPUTER M32R FAMILY / M32R/ECU SERIES
M32182F8TFP#U2 制造商:Renesas Electronics Corporation 功能描述:MCU 32-bit M32R RISC 1024KB Flash 5V 144-Pin LQFP
M32182F8UFP 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-BIT RISC SINGLE-CHIP MICROCOMPUTER M32R FAMILY / M32R/ECU SERIES
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*