- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4346 > M1AGLE3000V5-FGG896I (Microsemi SoC)IC FPGA 1KB FLASH 3M 896-FBGA PDF資料下載
參數(shù)資料
| 型號： | M1AGLE3000V5-FGG896I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 31/166頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1KB FLASH 3M 896-FBGA |
| 標(biāo)準(zhǔn)包裝： | 27 |
| 系列： | IGLOOe |
| 邏輯元件/單元數(shù)： | 75264 |
| RAM 位總計： | 516096 |
| 輸入/輸出數(shù)： | 620 |
| 門數(shù)： | 3000000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 896-BGA |
| 供應(yīng)商設(shè)備封裝： | 896-FBGA（31x31） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
Pin Descriptions and Packaging
3-2
Revision 13
VCOMPLA/B/C/D/E/F
PLL Ground
Ground to analog PLL power supplies. When the PLLs are not used, the place-and-route tool
automatically disables the unused PLLs to lower power consumption. The user should tie unused
VCCPLx and VCOMPLx pins to ground.
There are six VCOMPL pins (PLL ground) on IGLOOe devices.
VJTAG
JTAG Supply Voltage
Low power flash devices have a separate bank for the dedicated JTAG pins. The JTAG pins can be run
at any voltage from 1.5 V to 3.3 V (nominal). Isolating the JTAG power supply in a separate I/O bank
gives greater flexibility in supply selection and simplifies power supply and PCB design. If the JTAG
interface is neither used nor planned for use, the VJTAG pin together with the TRST pin could be tied to
GND. It should be noted that VCC is required to be powered for JTAG operation; VJTAG alone is
insufficient. If a device is in a JTAG chain of interconnected boards, the board containing the device can
be powered down, provided both VJTAG and VCC to the part remain powered; otherwise, JTAG signals
will not be able to transition the device, even in bypass mode.
Microsemi recommends that VPUMP and VJTAG power supplies be kept separate with independent
filtering capacitors rather than supplying them from a common rail.
VPUMP
Programming Supply Voltage
IGLOOe devices support single-voltage ISP of the configuration flash and FlashROM. For programming,
VPUMP should be 3.3 V nominal. During normal device operation, VPUMP can be left floating or can be
tied (pulled up) to any voltage between 0 V and the VPUMP maximum. Programming power supply
voltage (VPUMP) range is listed in the datasheet.
When the VPUMP pin is tied to ground, it will shut off the charge pump circuitry, resulting in no sources of
oscillation from the charge pump circuitry.
For proper programming, 0.01 F and 0.33 F capacitors (both rated at 16 V) are to be connected in
parallel across VPUMP and GND, and positioned as close to the FPGA pins as possible.
Microsemi recommends that VPUMP and VJTAG power supplies be kept separate with independent
filtering capacitors rather than supplying them from a common rail.
User-Defined Supply Pins
VREF
I/O Voltage Reference
Reference voltage for I/O minibanks. VREF pins are configured by the user from regular I/Os, and any
I/O in a bank, except JTAG I/Os, can be designated the voltage reference I/O. Only certain I/O standards
require a voltage reference—HSTL (I) and (II), SSTL2 (I) and (II), SSTL3 (I) and (II), and GTL/GTL+. One
VREF pin can support the number of I/Os available in its minibank.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 11AA040T-I/SN | IC EEPROM 4KBIT 100KHZ 8SOIC |
| EP2SGX60CF780C4 | IC STRATIX II GX 60K 780-FBGA |
| ASC40DRYS-S734 | CONN EDGECARD 80POS DIP .100 SLD |
| A54SX16-CQ208 | IC FPGA SX 24K GATES 208-CQFP |
| 24AA01T-I/LT | IC EEPROM 1KBIT 400KHZ SC70-5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M1AGLE3000V5-FGG896PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:IGLOOe Low-Power Flash FPGAs with Flash Freeze Technology |
| M1ARM 24-240VAC/DC 60MINS | 制造商:BROYCE CONTROL 功能描述:TIMER DUAL FUNCTION 60MINS 制造商:BROYCE CONTROL 功能描述:TIMER, DUAL FUNCTION, 60MINS 制造商:BROYCE CONTROL 功能描述:TIMER, DUAL FUNCTION, 60MINS, Contact Configuration:SPDT, Time Min:2min, Time Ma 制造商:BROYCE CONTROL 功能描述:TIMER, DUAL FUNCTION, 60MINS, Contact Configuration:SPDT, Time Min:2min, Time Max:60min, Timing Adjustment:Knob, Relay Mounting:DIN Rail, Contact Current AC Max:8A, Contact Current DC Max:8A, Contact Voltage AC Max:250V, Contact , RoHS Compliant: Yes |
| M1AXA-1036J | 功能描述:IDC CABLE - MSC10A/MC10G/X RoHS:是 類別:電纜組件 >> 矩形 系列:- 產(chǎn)品目錄繪圖:H1(A,B,C,D)X Series 特色產(chǎn)品:IDC Connectors and Cables 標(biāo)準(zhǔn)包裝:1 系列:- 連接器類型:插口至線纜 位置數(shù):24 行數(shù):2 間距 - 連接器:0.100"（2.54mm） 間距 - 線纜:0.050"（1.27mm） 長度:3.00'（914.40mm） 特點:帶電極標(biāo)記，應(yīng)力釋除 顏色:多色，帶狀 屏蔽:無屏蔽 使用:- 電纜端接:IDC 觸點表面涂層:錫 觸點涂層厚度:- 產(chǎn)品目錄頁面:47 (CN2011-ZH PDF) 其它名稱:H3DXS-2436MH3DXS-2436M-ND |
| M1AXA-1036R | 功能描述:IDC CABLE - MSC10A/MC10M/X RoHS:是 類別:電纜組件 >> 矩形 系列:- 產(chǎn)品目錄繪圖:C3(A,B,C,D)E Series 標(biāo)準(zhǔn)包裝:1 系列:- 連接器類型:插口至卡邊 位置數(shù):20 行數(shù):2 間距 - 連接器:0.100"（2.54mm） 間距 - 線纜:0.050"（1.27mm） 長度:0.500'（152.40mm，6.00"） 特點:應(yīng)力消除 顏色:多色，帶狀 屏蔽:無屏蔽 使用:- 電纜端接:IDC 觸點表面涂層:錫 觸點涂層厚度:100µin（2.54µm） 產(chǎn)品目錄頁面:36 (CN2011-ZH PDF) 其它名稱:C3BES-2006M |
| M1AXA-1040K | 功能描述:IDC CABLE - MSC10A/MC10F/X RoHS:是 類別:電纜組件 >> 矩形 系列:- 產(chǎn)品目錄繪圖:H1(A,B,C,D)X Series 特色產(chǎn)品:IDC Connectors and Cables 標(biāo)準(zhǔn)包裝:1 系列:- 連接器類型:插口至線纜 位置數(shù):24 行數(shù):2 間距 - 連接器:0.100"（2.54mm） 間距 - 線纜:0.050"（1.27mm） 長度:3.00'（914.40mm） 特點:帶電極標(biāo)記，應(yīng)力釋除 顏色:多色，帶狀 屏蔽:無屏蔽 使用:- 電纜端接:IDC 觸點表面涂層:錫 觸點涂層厚度:- 產(chǎn)品目錄頁面:47 (CN2011-ZH PDF) 其它名稱:H3DXS-2436MH3DXS-2436M-ND |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。