办公室国产a国产片免,精品久久久久久免费影院,在线观看黄a大片爽爽影院免费

<dl id="mkzut"><option id="mkzut"><blockquote id="mkzut"></blockquote></option></dl>

<nobr id="mkzut"></nobr>

您好，
買賣IC網歡迎您。
請登錄
免費注冊

您現在的位置：買賣IC網 > PDF目錄19631 > LC51024MV-75FN672I (Lattice Semiconductor Corporation)IC CPLD 1024MACROCELLS 672FPBGA PDF資料下載

參數資料

型號：	LC51024MV-75FN672I
廠商：	Lattice Semiconductor Corporation
文件頁數：	30/99頁
文件大?。?/td>	0K
描述：	IC CPLD 1024MACROCELLS 672FPBGA
標準包裝：	40
系列：	ispXPLD® 5000MV
可編程類型：	系統(tǒng)內可編程
最大延遲時間 tpd(1)：	7.5ns
電壓電源 - 內部：	3 V ~ 3.6 V
邏輯元件/邏輯塊數目：	32
宏單元數：	1024
輸入/輸出數：	381
工作溫度：	-40°C ~ 105°C
安裝類型：	表面貼裝
封裝/外殼：	672-BBGA
供應商設備封裝：	672-FPBGA（27x27）
包裝：	托盤

Lattice Semiconductor

ispXPLD 5000MX Family Data Sheet

32

ispXPLD 5000MX Family Internal Switching Characteristics

Over Recommended Operating Conditions

Parameter

Description

Base

Parameter

-4

-45

-5

-52

-75

Units

Min.

Max.

Min.

Max.

Min.

Max.

Min.

Max.

Min.

Max.

In/Out Delays

tIN

Input Buffer Delay

—

0.70

—

0.91

—

0.96

—

1.11

—

1.30

ns

tGCLK_IN

Global Clock Input

Buffer Delay

—

0.40

—

0.35

—

0.35

—

0.35

—

0.55

ns

tRST

Global RESET Pin

Delay

—

3.77

—

4.24

—

4.71

—

4.71

—

7.07

ns

tGOE

Global OE Pin

Delay

—

1.98

—

2.66

—

2.34

—

2.87

—

3.27

ns

tBUF

Delay through

Output Buffer

—

1.16

—

1.30

—

1.45

—

1.60

—

2.17

ns

tEN

Output Enable Time

—

2.52

—

2.84

—

3.16

—

3.63

—

4.23

ns

tDIS

Output Disable

Time

—

1.92

—

2.40

—

2.40

—

2.40

—

3.60

ns

Routing Delays

tROUTE

Delay through SRP

—

1.95

—

2.06

—

2.34

—

2.24

—

3.66

ns

tINREG

Input Buffer to

Macrocell Register

Delay

—

0.60

—

0.60

—

0.60

—

0.47

—

1.63

ns

tPTSA

Product Term

Sharing Array Delay

—

0.50

—

0.50

—

0.53

—

0.83

—

1.34

ns

tFBK

Internal Feedback

Delay

—

0.19

—

0.02

—

0.39

—

0.03

—

0.60

ns

tGCLK

Global Clock Tree

Delay

—

0.52

—

0.32

—

0.72

—

0.82

—

0.78

ns

tBCLK

Block PT Clock

Delay

—

0.12

—

0.14

—

0.15

—

0.15

—

0.23

ns

tPTCLK

Macrocell PT Clock

Delay

—

0.12

—

0.14

—

0.15

—

0.15

—

0.23

ns

tPLL_DELAY

Programmable PLL

Delay Increment

—

0.30

—

0.30

—

0.30

—

0.30

—

0.30

ns

tBSR

Block PT Reset

Delay

—

0.72

—

0.81

—

0.90

—

0.94

—

1.35

ns

tPTSR

Macrocell PT Set/

Reset Delay

—

0.60

—

0.75

—

0.75

—

0.75

—

1.13

ns

tLPTOE

Macrocell PT OE

Delay

—

0.83

—

1.19

—

1.04

—

1.52

—

1.31

ns

tSPTOE

Segment PT OE

Delay

—

0.83

—

1.19

—

1.04

—

1.52

—

1.31

ns

tOSA

Output Sharing

Array Delay

—

0.80

—

0.90

—

1.00

—

1.00

—

1.50

ns

tPTOE

Global PT OE Delay

—

0.83

—

1.04

—

1.04

—

1.04

—

1.56

ns

tPDB

5-PT Bypass

Propagation Delay

—

0.20

—

0.23

—

0.25

—

0.25

—

0.38

ns

tPDI

Macrocell

Propagation Delay

—

0.50

—

0.93

—

0.72

—

0.72

—

1.04

ns

SELECT

DEVICES

DISCONTINUED

相關PDF資料	PDF描述
VE-B0F-CY-F2	CONVERTER MOD DC/DC 72V 50W
HWS100-24/A	PWR SUP IND 24V 4.5A SNG OUTPUT
VE-BTZ-CX-F2	CONVERTER MOD DC/DC 2V 30W
HCM08DRTN-S13	CONN EDGECARD 16POS .156 EXTEND
VE-BWJ-CW-B1	CONVERTER MOD DC/DC 36V 100W

相關代理商/技術參數	參數描述
LC51024MV-75Q208C	制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC51024MV-75Q208I	制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC51024MV-75Q256C	制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC51024MV-75Q256I	制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC51024MV-75Q484C	制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family

發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數量	廠商	批號	封裝

添加更多采購

我的聯(lián)系方式

*

*

*

<thead id="taaff"></thead>

<b id="taaff"></b>