- 您現在的位置：買賣IC網 > PDF目錄19803 > LAMXO640E-3TN144E (Lattice Semiconductor Corporation)IC FPGA 640LUTS 144TQFP PDF資料下載
參數資料
| 型號： | LAMXO640E-3TN144E |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數： | 37/77頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 640LUTS 144TQFP |
| 標準包裝： | 60 |
| 系列： | LA-MachXO |
| 可編程類型： | 系統(tǒng)內可編程 |
| 最大延遲時間 tpd(1)： | 4.9ns |
| 電壓電源 - 內部： | 1.14 V ~ 1.26 V |
| 宏單元數： | 320 |
| 輸入/輸出數： | 113 |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-TQFP（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁
3-16
DC and Switching Characteristics
Lattice Semiconductor
LA-MachXO Automotive Family Data Sheet
sysCLOCK PLL Timing
Over Recommended Operating Conditions
LA-MachXO “C” Sleep Mode Timing
Parameter
Descriptions
Conditions
Min.
Max.
Units
fIN
Input Clock Frequency (CLKI, CLKFB)
25
420
MHz
fOUT
Output Clock Frequency (CLKOP, CLKOS)
25
420
MHz
fOUT2
K-Divider Output Frequency (CLKOK)
0.195
210
MHz
fVCO
PLL VCO Frequency
420
840
MHz
fPFD
Phase Detector Input Frequency
25
—
MHz
AC Characteristics
tDT
Output Clock Duty Cycle
Default duty cycle selected
3
45
55
%
tPH
4
Output Phase Accuracy
—
0.05
UI
tOPJIT
1
Output Clock Period Jitter
Fout ≥ 100MHz
—
+/-120
ps
Fout < 100MHz
—
0.02
UIPP
tSK
Input Clock to Output Clock Skew
Divider ratio = integer
—
+/-200
ps
tW
Output Clock Pulse Width
At 90% or 10%
3
1—
ns
tLOCK
2
PLL Lock-in Time
—
150
s
tPA
Programmable Delay Unit
100
450
ps
tIPJIT
Input Clock Period Jitter
—
+/-200
ps
tFBKDLY
External Feedback Delay
—
10
ns
tHI
Input Clock High Time
90% to 90%
0.5
—
ns
tLO
Input Clock Low Time
10% to 10%
0.5
—
ns
tRST
RST Pulse Width
10
—
ns
1. Jitter sample is taken over 10,000 samples of the primary PLL output with a clean reference clock.
2. Output clock is valid after tLOCK for PLL reset and dynamic delay adjustment.
3. Using LVDS output buffers.
4. CLKOS as compared to CLKOP output.
Rev. A 0.19
Symbol
Parameter
Device
Min.
Typ.
Max
Units
tPWRDN
SLEEPN Low to Power Down
All
—
400
ns
tPWRUP
SLEEPN High to Power Up
LCMXO256
—
400
s
LCMXO640
—
600
s
tWSLEEPN
SLEEPN Pulse Width
All
400
—
ns
tWAWAKE
SLEEPN Pulse Rejection
All
—
100
ns
Rev. A 0.19
SLEEPN
tPWRUP
Power Down Mode
tPWRDN
tWSLEEPN or tWAWAKE
I/O
相關PDF資料 |
PDF描述 |
|---|---|
| LAMXO640C-3TN144E | IC FPGA AUTO 640LUTS 144TQFP |
| VE-JWW-CW-B1 | CONVERTER MOD DC/DC 5.5V 100W |
| TAP105M050CRW | CAP TANT 1UF 50V 20% RADIAL |
| HCC49DREI-S93 | CONN EDGECARD 98POS .100 EYELET |
| MAX1806EUA33/V+ | IC REG LDO 3.3V/ADJ .5A 8UMAX |
相關代理商/技術參數 |
參數描述 |
|---|---|
| LAMXO640LUTSC-3FTN256E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet |
| LAMXO640LUTSC-3FTN324E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet |
| LAMXO640LUTSC-3TN100E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet |
| LAMXO640LUTSC-3TN144E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet |
| LAMXO640LUTSE-3FTN256E | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復。