- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄22104 > LA4064ZC-75TN48E (Lattice Semiconductor Corporation)IC CPLD 64MACROCELLS 48TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | LA4064ZC-75TN48E |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 16/42頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD 64MACROCELLS 48TQFP |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | LA-ispMACH |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 1.7 V ~ 1.9 V |
| 宏單元數(shù)： | 64 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 48-TQFP |
| 供應(yīng)商設(shè)備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)
Lattice Semiconductor
LA-ispMACH 4000V/Z Automotive Family Data Sheet
23
LA-ispMACH 4000V/Z Timing Adders
1
Adder Type
Base Parameter
Description
LA-ispMACH 4000V
-75
LA-ispMACH 4000Z
-75
Units
Min.
Max.
Min.
Max.
Optional Delay Adders
tINDIO
tINREG
Input register delay
—
1.00
—
1.30
ns
tEXP
tMCELL
Product term expander delay
—
0.33
—
0.50
ns
tORP
—
Output routing pool delay
—
0.05
—
0.40
ns
tROUTE
Additional block loading adder
—
0.05
—
0.05
ns
tIOI Input Adjusters
LVTTL_in
tIN, tGCLK_IN, tGOE Using LVTTL standard
—
0.60
—
0.60
ns
LVCMOS33_in
tIN, tGCLK_IN, tGOE Using LVCMOS 3.3 standard
—
0.60
—
0.60
ns
LVCMOS25_in
tIN, tGCLK_IN, tGOE Using LVCMOS 2.5 standard
—
0.60
—
0.60
ns
LVCMOS18_in
tIN, tGCLK_IN, tGOE Using LVCMOS 1.8 standard
—
0.00
—
0.00
ns
PCI_in
tIN, tGCLK_IN, tGOE Using PCI compatible input
—
0.60
—
0.60
ns
tIOO Output Adjusters
LVTTL_out
tBUF, tEN, tDIS
Output congured as TTL buffer
—
0.20
—
0.20
ns
LVCMOS33_out tBUF, tEN, tDIS
Output congured as 3.3V buffer
—
0.20
—
0.20
ns
LVCMOS25_out tBUF, tEN, tDIS
Output congured as 2.5V buffer
—
0.10
—
0.10
ns
LVCMOS18_out tBUF, tEN, tDIS
Output congured as 1.8V buffer
—
0.00
—
0.00
ns
PCI_out
tBUF, tEN, tDIS
Output congured as PCI
compatible buffer
—
0.20
—
0.20
ns
Slow Slew
tBUF, tEN
Output congured for slow slew
rate
—
1.00
—
1.00
ns
Note: Open drain timing is the same as corresponding LVCMOS timing.
Timing v.3.2
1. Refer to TN1004, ispMACH 4000 Timing Model Design and Usage Guidelines for information regarding use of these adders.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EEM18DRST | CONN EDGECARD 36POS DIP .156 SLD |
| ISPLSI 2032A-80LJN44I | IC PLD ISP 32I/O 15NS 44PLCC |
| RCC70DRSN-S273 | CONN EDGECARD 140PS DIP .100 SLD |
| VI-BWH-CY-F4 | CONVERTER MOD DC/DC 52V 50W |
| ISPLSI 2032A-135LTN44 | IC PLD ISP 32I/O 7.5NS 44TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LA4064ZV-75TN100E | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4064ZV-75TN128E | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4064ZV-75TN144E | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4064ZV-75TN44E | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LA4064ZV-75TN48E | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/1.8V In-System Programmable SuperFAST High Density PLDs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。