Specifications ispLSI 1032 8 ispLSI 1032 Timing Model GLB Reg Delay I/O Pin (Output) ORP Delay Feedback 4 PT Bypass 20 PT XOR Delays Control PT" />
參數(shù)資料
型號(hào)： ISPLSI 1032-60LTI
廠商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 17/17頁(yè)
文件大小： 0K
描述： IC PLD ISP 64I/O 20NS 100TQFP
標(biāo)準(zhǔn)包裝： 90
系列： ispLSI® 1000
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 20.0ns
電壓電源 - 內(nèi)部： 4.5 V ~ 5.5 V
邏輯元件/邏輯塊數(shù)目： 32
門(mén)數(shù)： 6000
輸入/輸出數(shù)： 64
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤(pán)
其它名稱(chēng)： ISPLSI1032-60LTI
Specifications ispLSI 1032
8
ispLSI 1032 Timing Model
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
Feedback
4 PT Bypass
20 PT
XOR Delays
Control
PTs
GRP
Loading
Delay
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP 4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#21 - 25
#27, 29,
30, 31, 32
#28
#33
#34, 35, 36
#51, 52,
53, 54
#42, 43,
44
#50
#45
#46
Reset
Ded. In
#26
#20
RST
#55
#37
#38, 39,
40, 41
#48, 49
#47
Derivations of
tsu, th and tco from the Product Term Clock1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
=
(#20 + #28 + #35) + (#38) - (#20 + #28 + #44)
5.5 ns = (2.0 + 2.0 + 8.0) + (1.0) - (2.0 + 2.0 + 3.5)
th
= Clock (max) + Reg h - Logic
=
(tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#20 + #28 + #44) + (#39) - (#20 + #28 + #35)
4.0 ns = (2.0 + 2.0 + 7.5) + (4.5) - (2.0 + 2.0 + 8.0)
tco
= Clock (max) + Reg co + Output
=
(tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
=
(#20 + #28 + #44) + (#40) + (#45 + #47)
19.0 ns = (2.0+ 2.0 +7.5) + (2.0) + (2.5 + 3.0)
Derivations of
tsu, th and tco from the Clock GLB1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
=
(#20 + #28 + #35) + (#38) - (#50 + #40 + #52)
5.5 ns = (2.0 + 2.0 + 8.0) + (1.0) - (4.5 + 2.0 + 1.0)
th
= Clock (max) + Reg h - Logic
=
(tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#50 + #40 + #52) + (#39) - (#20 + #28 + #35)
4.0 ns = (4.5 + 2.0 + 5.0) + (4.5) - (2.0 + 2.0 + 8.0)
tco
= Clock (max) + Reg co + Output
=
(tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
=
(#50 + #40 + #52) + (#40) + (#45 + #47)
19.0 ns = (4.5 + 2.0 + 5.0) + (2.0) + (2.5 + 3.0)
1. Calculations are based upon timing specifications for the ispLSI 1032-80.
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
NCP1013ST100T3G IC OFFLINE SWIT SMPS CM SOT223
EMC36DRAS CONN EDGECARD 72POS R/A .100 SLD
CR-123A BATT 3V LITH CAMERA - BULK PKG
R2S12-1512/HP CONV DC/DC 2W 15VIN 12VOUT SMD
MIC5203-3.0BM5 TR IC REG LDO 3V 80MA SOT23-5
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI1032-60LTI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1032-80 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1032-80LG 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1032-80LG/833 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1032-80LGI 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*