- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2000 > IDT82V3285EQG (IDT, Integrated Device Technology Inc)IC PLL WAN SE STRATUM 100TQFP PDF資料下載
參數(shù)資料
| 型號： | IDT82V3285EQG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 69/147頁 |
| 文件大小： | 0K |
| 描述： | IC PLL WAN SE STRATUM 100TQFP |
| 標準包裝： | 1 |
| 類型： | 時鐘/頻率發(fā)生器，多路復用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH，Stratum |
| 輸入： | CMOS，LVDS，PECL |
| 輸出： | CMOS，LVDS，PECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 5:5 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 622.08MHz |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP 裸露焊盤 |
| 供應商設(shè)備封裝： | 100-TQFP-EP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
IDT82V3285
WAN PLL
Functional Description
28
December 9, 2008
3.8.2.2
Non-Revertive Switch (T0 only)
In Non-Revertive switch, the T0 selected input clock is not switched
when another qualified input clock with a higher priority than the current
selected input clock is available. In this case, the selected input clock is
switched and a qualified input clock with the highest priority is selected
only when the T0 selected input clock is disqualified. If more than one
qualified input clock is available and has the same priority, the input
clock with the smallest ‘n’ is selected.
3.8.3
SELECTED / QUALIFIED INPUT CLOCKS INDICATION
The
selected
input
clock
is
indicated
by
the
CURRENTLY_SELECTED_INPUT[3:0] bits. Note if the T4 selected
input clock is a T0 DPLL output, it can not be indicated by these bits.
The qualified input clocks with the three highest priorities are indi-
cated by HIGHEST_PRIORITY_VALIDATED[3:0] bits, the SECOND_
PRIORITY_VALIDATED[3:0]
bits
and
the
THIRD_PRIORITY
_VALIDATED[3:0] bits respectively. If more than one input clock INn has
the same priority, the input clock with the smallest ‘n’ is indicated by the
HIGHEST_PRIORITY_VALIDATED[3:0] bits.
When the device is configured in Automatic selection and Revertive
switch
is
enabled,
the
input
clock
indicated
by
the
CURRENTLY_SELECTED_INPUT[3:0] bits is the same as the one indi-
cated by the HIGHEST_PRIORITY_VALIDATED[3:0] bits; otherwise,
they are not the same.
When all the input clocks for T4 path become unqualified, the
INPUT_TO_T4 1 bit will be set. If the INPUT_TO_T4 2 bit is ‘1’, an inter-
rupt will be generated.
Table 14: Related Bit / Register in Chapter 3.8
Bit
Register
Address (Hex)
T0_FOR_T4
T4_INPUT_SEL_CNFG
51
INn 1 (
1
≤ n ≤ 5)
INPUT_VALID1_STS, INPUT_VALID2_STS
4A, 4B
INn 2 (
1
≤ n ≤ 5)
INTERRUPTS1_STS, INTERRUPTS2_STS
0D, 0E
INn 3 (
1
≤ n ≤ 5)
INTERRUPTS1_ENABLE_CNFG, INTERRUPTS2_ENABLE_CNFG
10, 11
INn_NO_ACTIVITY_ALARM (1
≤ n ≤ 5)
IN1_IN2_STS, IN3_IN4_STS, IN5_STS
44 ~ 45, 48
INn_FREQ_HARD_ALARM (1
≤ n ≤ 5)
INn_PH_LOCK_ALARM (
1
≤ n ≤ 5)
IN_NOISE_WINDOW
PHASE_MON_PBO_CNFG
78
ULTR_FAST_SW
MON_SW_PBO_CNFG
0B
LOS_FLAG_TO_TDO
T0_MAIN_REF_FAILED 1
INTERRUPTS2_STS
0E
T0_MAIN_REF_FAILED 2
INTERRUPTS2_ENABLE_CNFG
11
INPUT_TO_T4 1
INTERRUPTS3_STS
0F
INPUT_TO_T4 2
INTERRUPTS3_ENABLE_CNFG
12
REVERTIVE_MODE
INPUT_MODE_CNFG
09
INn_SEL_PRIORITY[3:0] (
1
≤ n ≤ 5)
IN1_IN2_SEL_PRIORITY_CNFG, IN3_IN4_SEL_PRIORITY_CNFG,
IN5_SEL_PRIORITY_CNFG
27 ~ 28, 2B
INn_VALID (
1
≤ n ≤ 5)
REMOTE_INPUT_VALID1_CNFG, REMOTE_INPUT_VALID2_CNFG
4C, 4D
CURRENTLY_SELECTED_INPUT[3:0]
PRIORITY_TABLE1_STS
4E *
HIGHEST_PRIORITY_VALIDATED[3:0]
SECOND_PRIORITY_VALIDATED[3:0]
PRIORITY_TABLE2_STS
4F *
THIRD_PRIORITY_VALIDATED[3:0]
T4_T0_SEL
T4_T0_REG_SEL_CNFG
07
Note: * The setting in the 26 ~ 2C, 4E and 4F registers is either for T0 path or for T4 path, as determined by the T4_T0_SEL bit.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT82V3288BCG | IC PLL WAN 3E STRATUM 2 208CABGA |
| IDT82V3355EDG | IC PLL WAN SYNC ETHERNET 64TQFP |
| IDT82V3358EDG | IC PLL WAN SYNC ETHERNET 64TQFP |
| IDTCSPT857DNLG8 | IC PLL CLK DVR SDRAM 40-VFQFPN |
| IDTCV105EPVG8 | IC CLK GEN DESKTOP PC 48-SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V3285EQG8 | 制造商:Integrated Device Technology Inc 功能描述:IC PLL WAN SE STRATUM 100TQFP |
| IDT82V3288 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3288BC | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL |
| IDT82V3288BCG | 功能描述:IC PLL WAN 3E STRATUM 2 208CABGA RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| IDT82V3352 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
發(fā)布緊急采購，3分鐘左右您將得到回復。