- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1924 > IDT82V2616BBG (IDT, Integrated Device Technology Inc)IC INVERSE MUX 16CH ATM 272-PBGA PDF資料下載
參數(shù)資料
| 型號： | IDT82V2616BBG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 5/99頁 |
| 文件大小： | 0K |
| 描述： | IC INVERSE MUX 16CH ATM 272-PBGA |
| 標準包裝： | 1 |
| 應用： | 無線 |
| 接口： | Utopia |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 封裝/外殼： | 260-BGA |
| 供應商設備封裝： | 260-PBGA（19x19） |
| 包裝： | 托盤 |
| 安裝類型： | 表面貼裝 |
| 其它名稱： | 82V2616BBG |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
PIN DESCRIPTION
13
December 4, 2006
IDT82V2616
Inverse Multiplexing for ATM
RxAddr4
RxAddr3
RxAddr2
RxAddr1
RxAddr0
C18
D16
D17
D18
E15
I
RxAddr[4:0]: Utopia Receive Address
Utopia receive port address driven from the ATM layer to poll and select an appropriate port.
The RxAddr[4:0] input bus are sampled on the rising edge of RxClk.
RxData7
RxData6
RxData5
RxData4
RxData3
RxData2
RxData1
RxData0
B16
A16
C15
B15
A15
D14
C14
B14
High-Z
O
RxData[7:0]: Utopia Receive Data
Utopia 8-bit data bus driven from the IDT82V2616 to the ATM layer.
The RxData[7:0] output bus are updated on the rising edge of RxClk.
RxClav
C17
High-Z
O
RxClav: Utopia Receive Cell Available
Utopia cell available signal. A polled port drives RxClav only during each cycle following one with its
address on the RxAddr lines. The polled port asserts RxClav high to indicate its corresponding FIFO
has a complete cell available for transfer to the ATM layer, otherwise it deasserts the signal.
The RxClav output is updated on the rising edge of RxClk.
Note: This pin requires a pull-down resistor.
RxSOC
C16
High-Z
O
RxSOC: Utopia Receive Start of Cell
Utopia start of cell pulse. It will be driven high when RxData[7:0] contain the first valid byte of a cell.
The RxSOC input is updated on the rising edge of RxClk.
T1/E1 Line Interface
TSD16
TSD15
TSD14
TSD13
TSD12
TSD11
TSD10
TSD9
TSD8
TSD7
TSD6
TSD5
TSD4
TSD3
TSD2
TSD1
U3
T4
R5
V5
U6
T7
R8
V8
U9
U10
V11
R11
T12
U13
V14
R14
O
TSDn: Transmit Side Data Output
TSDn contains the transmit data for the n-th link.
The TSDn output is updated on the rising edge of TSCKn or TSCCK if common clock is used.
Table-1 Pin Description (Continued)
Name
Pin Number
Input/Output
Description
相關PDF資料 |
PDF描述 |
|---|---|
| IDT88K8483BRI | IC SPI-4 EXCHANGE 3PORT 672-BGA |
| IDT88P8341BHI | IC SPI3-SPI4 EXCHANGE 820-PBGA |
| IDT88P8342BHI | IC SPI3-SPI4 EXCHANGE 820-PBGA |
| IDT88P8344BHI | IC SPI3-SPI4 EXCHANGE 820-PBGA |
| IDT89H24NT24G2ZBHLG | IC PCI SW 24LANE 24PORT 324BGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V3001A | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3001A_08 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3001APV | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3001APVG | 功能描述:IC PLL WAN W/SGL REF INP 56SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6 |
| IDT82V3001APVG8 | 功能描述:IC PLL WAN W/SGL REF INP 56-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1,500 系列:- 類型:時鐘緩沖器/驅動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
發(fā)布緊急采購，3分鐘左右您將得到回復。