參數資料
型號: IDT74SSTUBF32868ABKG
廠商: IDT, Integrated Device Technology Inc
文件頁數: 6/21頁
文件大?。?/td> 0K
描述: IC BUFFR 28BIT REG DDR2 176-BGA
標準包裝: 208
邏輯類型: 1:1、1:2 可配置寄存緩沖器
電源電壓: 1.7 V ~ 1.9 V
位數: 28
工作溫度: 0°C ~ 70°C
安裝類型: 表面貼裝
封裝/外殼: 176-TFBGA
供應商設備封裝: 176-CABGA(6x15)
包裝: 托盤
產品目錄頁面: 1254 (CN2011-ZH PDF)
其它名稱: 74SSTUBF32868ABKG
800-1696
IDT74SSTUBF32868A
28-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
COMMERCIAL TEMPERATURE GRADE
28-BIT CONFIGURABLE REGISTERED BUFFER FOR DDR2
14
IDT74SSTUBF32868A
7068/12
Timing Requirements Over Recommended Operating Free-Air Temperature
Range
Switching Characteristics Over Recommended Free Air Operating Range
(unless otherwise noted)
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fCLOCK
Clock Frequency
410
MHz
tW
Pulse Duration, CLK, CLK HIGH or LOW
1
ns
tACT1,2
1
This parameter is not production tested.
2
VREF must be held at a valid input voltage level and data inputs must be held at valid voltage levels for
a minimum time of tACT (max) after RESET is taken HIGH.
Differential Inputs Active Time
10
ns
3
VREF data and clock inputs must be held at valid input voltage levels (not floating) for a minimum time
of tINACT (max) after RESET is taken LOW.
Differential Inputs Inactive Time
15
ns
tSU
Setup
Time
DCS0 before CLK
↑ , CLK↓, DCS1 and CSGEN
HIGH; DCS1 before CLK
↑ , CLK↓, DCS0 and
CSGEN HIGH;
0.6
ns
DCS0 before CLK
↑ , CLK↓, DCS1 LOW and CSGEN
HIGH or LOW; DCS1 before CLK
↑ , CLK↓, DCS0
LOW and CSGEN HIGH or LOW
0.5
ns
DODTn, DCKEn, PAR_IN, and data before CLK
↑ ,
CLK
0.5
ns
tH
Hold
Time
DCSn, DODT,n DCKEn, and data after CLK
↑ , CLK↓
0.4
ns
PAR_IN after CLK
↑ , CLK↓
0.4
ns
Symbol
Parameter
VDD = 1.8V ± 0.1V
Units
Min.
Max.
fMAX
Max Input Clock Frequency
410
MHz
tPDM1
1
Design target as per JEDEC specifications.
Propagation Delay, single bit switching, CLK
↑ / CLK↓to Qn
1.1
1.5
ns
tPDQ2
2
Production Test. (See Product Test Circuit in TEST CIRCUIT AND WAVEFORM section.)
Propagation Delay, single-bit switching, CLK
↑ / CLK↓to Qn
0.4
1
ns
tPDMSS
Propagation Delay, simultaneous switching, CLK
↑ / CLK↓to Qn
1.6
ns
tLH
LOW to HIGH Propagation Delay, CLK
↑ / CLK↓to QERR
1.2
3
ns
tHL
HIGH to LOW Propagation Delay, CLK
↑ / CLK↓to QERR
0.7
2.4
ns
tPLH
HIGH to LOW Propagation Delay, RESET
↓to Qn↓
3ns
tPHL
LOW to HIGH Propagation Delay, RESET
↓to QERR↑
3ns
相關PDF資料
PDF描述
IDT74SSTUBF32869ABKG IC BUFFER 14BIT REG DDR2 150-BGA
IDT74SSTUBH32865ABKG8 IC BUFFER 28BIT 1:2 REG 160-BGA
IDT74SSTUBH32868ABKG IC BUFFER 28BIT CONF DDR2 176BGA
IDT74SSTV16857PAG IC BUFFER 14BIT SSTL I/O 48TSSOP
IDT74SSTV16859PAG8 IC BUFFER 13-26BIT SSTL 64-TSSOP
相關代理商/技術參數
參數描述
IDT74SSTUBF32868ABKG8 功能描述:IC BUFFER 28BIT CONF DDR2 176BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32869ABKG 功能描述:IC BUFFER 14BIT REG DDR2 150-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBF32869ABKG8 功能描述:IC BUFFER 14BIT CONF DDR2 150BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBH32865ABKG 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)
IDT74SSTUBH32865ABKG8 功能描述:IC BUFFER 28BIT 1:2 REG 160-BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - 專用邏輯 系列:- 產品變化通告:Product Discontinuation 25/Apr/2012 標準包裝:1,500 系列:74SSTV 邏輯類型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數:14 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP(0.240",6.10mm 寬) 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR)