參數(shù)資料
型號： IDT5V49EE501NLGI
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 4/33頁
文件大?。?/td> 0K
描述： IC CLOCK GEN PLL 500MHZ 24QFN
標準包裝： 75
類型： *
PLL： 帶旁路
輸入： LVCMOS，LVTTL，晶體
輸出： HCSL，LVCMOS，LVDS，LVPECL，LVTTL
電路數(shù)： 1
比率 - 輸入:輸出： 3:5
差分 - 輸入:輸出： 無/是
頻率 - 最大： 500MHz
除法器/乘法器： 是/是
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 24-VFQFN 裸露焊盤
供應(yīng)商設(shè)備封裝： 24-QFN（4x4）
包裝： 托盤
其它名稱： 800-2583
IDT5V49EE501
EEPROM PROGRAMMABLE CLOCK GENERATOR
CLOCK SYNTHESIZER
IDT EEPROM PROGRAMMABLE CLOCK GENERATOR
12
IDT5V49EE501
REV N 092412
SEL[2:0] Function
The IDT5V49EE501 can support up to six unique
configurations. Users may pre-programmed all these
configurations, and select the configurations using SEL[2:0]
pins. Alternatively, users may use I2C interface to configure
these registers on-the-fly.
Crystal/Clock Selection
XTCLKSEL bit is used to bypass a crystal oscillator circuit
when external clock source is used.
PRIMSRC bit is used to select a primary clock from
XIN/REF and CLKIN.
SD/OE Pin Function
The polarity of the SD/OE signal pin can be programmed to
be either active HIGH or LOW with the SP bit (0x02). When
SP is “0” (default), the pin becomes active LOW and when
SP is “1”, the pin becomes active HIGH. The SD/OE pin can
be configured as either to shutdown the PLLs or to
enable/disable the outputs.
Configuration OUTx IO Standard
Users can configure the individual output IO standard from
a single 3.3V power supply. Each output can support 3.3V
LVTTL. Each output pair can support LVDS, LVPECL or
HCSL. OUT0 can only be 3.3V single-ended output.
SEL2
SEL1
SEL0
Configuration Selections
00
0
Select CONFIG0
00
1
Select CONFIG1
01
0
Select CONFIG2
01
1
Select CONFIG3
10
0
Select CONFIG4
10
1
Select CONFIG5
1
0
Reserved (Do not use)
1
Reserved (Do not use)
PRIMSRC bit
Primary
Secondary
0XIN/REF
CLKIN
1
CLKIN
XIN/REF
CLKSEL input
0
1
CLKSEL
PRIMSRC Reference Clock
0
XIN/REF
01
CLKIN
10
CLKIN
1
XIN/REF
Clock Source
Primary Clock Source
Secondary Clock Source
SMx[1:0] Swithcing Mode
Primary to
Secondary
Secondary to
Primary
0x
Manual
No
10
Auto
Yes
No
11
Auto-Revertive
Yes
OUTn
OS
OE
SP
SD/OE Input
SH
Global Shutdown
Truth Table
SH bit SP bit OSn bit OEn bit SD/OE
OUTn
0
x
High-Z
2
0
1
0
x
Enabled
0
1
0
Enabled
0
1
Suspended
0
1
0
x
High-Z
2
0
1
0
x
Enabled
0
1
0
Suspended
0
1
Enabled
1
0
x
0
High-Z
2
1
0
1
0
Enabled
1
0
1
0
Enabled
1
0
x
0
High-Z
2
1
0
Enabled
1
0
Suspended
1x
x
1
Suspended
1
Note 1 : Global Shutdown
Note 2 : Hi-Z regardless of OEM bits
相關(guān)PDF資料
PDF描述
IDT5V49EE502NLGI8 IC PLL CLK GEN 200MHZ 24VQFN
IDT5V49EE702NDGI8 IC PLL CLK GEN 200MHZ 28VQFN
IDT5V49EE704NDGI8 IC PLL CLK GEN 200MHZ 28VFQFPN
IDT5V50013DCG IC CLK GENERATOR LOW EMI 8-SOIC
IDT5V50015DCG IC CLK GENERATOR LOW EMI 8SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT5V49EE501NLGI8 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 24QFN
IDT5V49EE502NLGI 功能描述:IC PLL CLK GEN 200MHZ 24VQFN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:Precision Edge® 類型:時鐘/頻率合成器 PLL:無 輸入:CML，PECL 輸出:CML 電路數(shù):1 比率 - 輸入:輸出:2:1 差分 - 輸入:輸出:是/是 頻率 - 最大:10.7GHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-VFQFN 裸露焊盤，16-MLF? 供應(yīng)商設(shè)備封裝:16-MLF?（3x3） 包裝:帶卷 (TR) 其它名稱:SY58052UMGTRSY58052UMGTR-ND
IDT5V49EE502NLGI8 功能描述:IC PLL CLK GEN 200MHZ 24VQFN RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT
IDT5V49EE503NLGI 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK GENERATOR 24QFN
IDT5V49EE503NLGI8 制造商:Integrated Device Technology Inc 功能描述:IC CLK GEN EEPROM PROGR 24QFN
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*