- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2073 > ICS843S1333DGLF (IDT, Integrated Device Technology Inc)IC CLK SYNTHESIZER 8TSSOP PDF資料下載
參數(shù)資料
| 型號： | ICS843S1333DGLF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 12/14頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK SYNTHESIZER 8TSSOP |
| 標(biāo)準(zhǔn)包裝： | 96 |
| 系列： | HiPerClockS™ |
| 類型： | 時(shí)鐘/頻率合成器 |
| PLL： | 是 |
| 輸入： | 晶體 |
| 輸出： | LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 1.333GHz |
| 除法器/乘法器： | 無/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 8-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 8-TSSOP |
| 包裝： | 管件 |
ICS843S1333DG REVISION A MAY 6, 2010
7
2010 Integrated Device Technology, Inc.
ICS843S1333D Data Sheet
CRYSTAL-TO-3.3V LVPECL CLOCK SYNTHESIZER
Overdriving the XTAL Interface
The XTAL_IN input can accept a single-ended LVCMOS signal
through an AC coupling capacitor. A general interface diagram is
shown in Figure 3A. The XTAL_OUT pin can be left floating. The
maximum amplitude of the input signal should not exceed 2V and the
input edge rate can be as slow as 10ns. This configuration requires
that the output impedance of the driver (Ro) plus the series
resistance (Rs) equals the transmission line impedance. In addition,
matched termination at the crystal input will attenuate the signal in
half. This can be done in one of two ways. First, R1 and R2 in parallel
should equal the transmission line impedance. For most 50
applications, R1 and R2 can be 100
. This can also be
accomplished by removing R1 and making R2 50
. By overdriving
the crystal oscillator, the device will be functional, but note, the device
performance is guaranteed by using a quartz crystal.
Figure 3A. General Diagram for LVCMOS Driver to XTAL Input Interface
Figure 3B. General Diagram for LVPECL Driver to XTAL Input Interface
R2
100
R1
100
RS
43
Ro ~ 7 Ohm
Driv er_LVCMOS
Zo = 50 Ohm
C1
0.1uF
3.3V
Cry stal Input Interf ace
XTAL_IN
XTAL_OUT
Cry stal Input Interf ace
XTAL_IN
XTAL_OUT
R3
50
C1
0.1uF
R2
50
R1
50
Zo = 50 Ohm
LVPECL
Zo = 50 Ohm
VCC=3.3V
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS844003BG-01LF | IC SYNTHESIZER 3LVDS 24-ETSSOP |
| ICS844008AKI-46LFT | IC CLK GEN 8LVDS 32-VFQFPN |
| ICS844008BYI-15LFT | IC SYNTHESIZER 8LVDS 32-LQFP |
| ICS844031BGI-01LF | IC CLK GEN ETHERNET 8TSSOP |
| ICS845252AKILF | IC CLK GENERATOR CML 32VFQFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS843S1333DGLFT | 功能描述:IC CLK SYNTHESIZER 8TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:27 系列:Precision Edge® 類型:頻率合成器 PLL:是 輸入:PECL，晶體 輸出:PECL 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/是 頻率 - 最大:800MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 5.25 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC 包裝:管件 |
| ICS843S2807 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:FEMTOCLOCK? CRYSTAL-TOLVPECL/LVDS/LVCMOS CLOCK GENERATOR |
| ICS843SDN | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:FEMTOCLOCK? CRYSTAL-TO-3.3V LVPECL CLOCK GENERATOR |
| ICS843SDNAG-01LF | 功能描述:IC CLK SYNTHESIZR LVPECL 16TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:FemtoClock™ 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| ICS843SDNAG-01LFT | 功能描述:IC CLK SYNTHESIZR LVPECL 16TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:FemtoClock™ 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。