參數(shù)資料
型號： ICS673M-01T
英文描述： PLL Building Block
中文描述： 鎖相環(huán)積木
文件頁數(shù)： 3/9頁
文件大?。?/td> 73K
代理商： ICS673M-01T
ICS673-01
PLL Building Block
MDS 673-01 D
Integrated Circuit Systems, Inc. 525 Race Street San Jose CA 95126(408)295-9800tel www.icst.com
3
Revision 022500
Printed 11/15/00
Parameter
ABSOLUTE MAXIMUM RATINGS (note 1)
Supply voltage, VDD
Inputs and Clock Outputs
Ambient Operating Temperature
Conditions
Minimum
Typical
Maximum
Units
Referenced to GND
Referenced to GND
ICS673M-01
ICS673M-01I
Max of 10 seconds
7
V
V
°C
°C
°C
°C
-0.5
0
-40
VDD+0.5
70
85
260
150
Soldering Temperature
Storage temperature
DC CHARACTERISTICS (VDD = 5.0 V unless noted)
Operating Voltage, VDD
Input High Voltage
Input Low Voltage
Input High Voltage
Input Low Voltage
Output High Voltage, VOH
Output Low Voltage, VOL
Output High Voltage, VOH, CMOS level
Operating Supply Current, IDD
Power Down Supply Current, IDDPD
Short Circuit Current
Input Capacitance
AC CHARACTERISTICS (VDD = 5.0 V unless noted)
Output Clock Frequency (4.5 to 5.5 V)
Output Clock Frequency (3.13 to 3.46 V)
CLK1 and CLK2 skew
Output Clock Rise Time
Output Clock Fall Time
Output Clock Duty Cycle
VCO Gain, Kv
Charge Pump Current, Ic
-65
3.13
2
5.50
V
V
V
V
V
V
V
V
All except VCOIN
All except VCOIN
VCOIN
VCOIN
IOH=-25mA
IOL=25mA
IOH=-8mA
No Load,CLK1=40MHz
No Load
Each output
OE, PD, SEL
0.8
VDD
0
2.4
0.4
VDD-0.4
15
6
±100
5
mA
μA
mA
pF
CLK1 with SEL=1
CLK1 with SEL=1
Rising edges at VDD/2
0.8 to 2.0V
2.0 to 0.8V
At VDD/2
2
2
135
100
500
1.5
1.5
55
MH z
MH z
ps
ns
ns
%
MHz/V
μA
45
50
95
2.4
Electrical Specifications
Notes:
1. Stresses beyond those listed under Absolute Maximum Ratings could cause permanent damage to the device. Prolonged
exposure to levels above the operating limits but below the Absolute Maximums may affect device reliability.
相關(guān)PDF資料
PDF描述
ICS673-01 PLL Building Block
ICS680-01 Networking Clock Synthesizer and Zero Delay Buffer
ICS680G-01 Networking Clock Synthesizer and Zero Delay Buffer
ICS680G-01LF Networking Clock Synthesizer and Zero Delay Buffer
ICS680G-01LFT Networking Clock Synthesizer and Zero Delay Buffer
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS674-01 制造商:ICS 制造商全稱:ICS 功能描述:User Configurable Divider
ICS674R-01 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG
ICS674R-01I 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG
ICS674R-01ILF 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
ICS674R-01ILFT 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*