- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1996 > ICS548G-05T (IDT, Integrated Device Technology Inc)IC CLOCK MULT T1/E1 16-TSSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | ICS548G-05T |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 2/7頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT T1/E1 16-TSSOP |
| 產(chǎn)品變化通告： | Product Discontinuation 13/May/2009 |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 類型： | 時(shí)鐘/頻率合成器，扇出緩沖器（分配） |
| PLL： | 帶旁路 |
| 輸入： | 時(shí)鐘，晶體 |
| 輸出： | CMOS |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:12 |
| 差分 - 輸入:輸出： | 無/無 |
| 頻率 - 最大： | 49.152MHz |
| 除法器/乘法器： | 無/是 |
| 電源電壓： | 3.15 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 16-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 16-TSSOP |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 548G-05T |
ICS548-05
T1/E1 CLOCK MULTIPLIER
CLOCK SYNTHESIZER
IDT T1/E1 CLOCK MULTIPLIER
2
ICS548-05
REV D 091511
Pin Assignment
Output Clock Selection Table
Power Down Clock Selection Table
Key: 0 = connect directly to GND; 1 = connect directly to
VDD
Pin Descriptions
Key: XI, XO = crystal connections; the in put pin MSEL must be tied directly to VDD or GND.
For a clock input, connect the input X1 and leave X2 unconnected (floating).
12
1
11
2
10
X1/ICLK
X2
3
9
VDD
4
VDD
DC
5
REFEN
6
REFOUT
7
GND
8
GND
MSEL
GND
PDCLK
GND
DC
VDD
CLK
16
15
14
13
16-pin TSSOP
MSEL
Input (MHz)
CLK (MHz)
Pin 13
PIns 1, (16)
PIn 9
0
1.544
24.704
1
1.544
37.056
0
2.048
32.768
1
2.048
49.152
REFEN PDCLK
Power Down Selection Mode
Pin 4
PIn 11
0
The entire chip is off.
0
1
PLL and clock output run, REFOUT low.
1
0
REFOUT running, PLL off, CLK low.
1
All running.
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
X1/ICLK
XI
Crystal connection. Connect this pin to a crystal or clock input.
2, 3, 8
VDD
Power
Connect to +3.3 V or +5 V. All VDD’s must be the same.
4
REFEN
Input
Reference Clock Enable. See table above. Connect to GND for best jitter/phase
noise.
5, 6, 7, 12
GND
Power
Connect to ground.
9
CLK
Output
Clock output set by input status of MSEL. See table above.
10, 15
DC
—
Don’t Connect. Do not connect these pins to anything.
11
PDCLK
Input
Power down clock. See table above.
13
MSEL
Input
Multiplier select pin. Selects x16 when low, x24 when high.
14
REFOUT
Output
Buffered reference output clock. Controlled by REFEN.
16
X2
XO
Crystal connection. Connect this pin to a crystal or leave unconnected for a clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS552ARI-01T | IC OSC/MULT/BUFFER OCT 20-SSOP |
| ICS557G-05ALF | IC CLK SOURCE QUAD PCI 20-TSSOP |
| ICS570BT | IC MULTIPLIER/ZDB 8-SOIC |
| ICS570GI-01T | IC MULTIPLIER/ZDB 8-MSOP |
| ICS571MLFT | IC BUFFER ZD LOW PH/NOISE 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS548M03 | 制造商:ICS 功能描述:New |
| ICS548M-03 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Skew Clock Inverter and Divider |
| ICS548M-03T | 制造商:ICS 制造商全稱:ICS 功能描述:Low Skew Clock Inverter and Divider |
| ICS551 | 制造商:ICS 制造商全稱:ICS 功能描述:1 to 4 Clock Buffer |
| ICS551M | 功能描述:IC CLK BUFFER 1:4 160MHZ 8-SOIC RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘緩沖器，驅(qū)動(dòng)器 系列:ClockBlocks™ 標(biāo)準(zhǔn)包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復(fù)用器 電路數(shù):1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。