- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2071 > ICS527R-04LF (IDT, Integrated Device Technology Inc)IC CLK SLICER PECL ZDB 28-SSOP PDF資料下載
參數(shù)資料
| 型號： | ICS527R-04LF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 5/9頁 |
| 文件大小： | 0K |
| 描述： | IC CLK SLICER PECL ZDB 28-SSOP |
| 產(chǎn)品培訓模塊： | Clock Distibution and Generation 1.0 |
| 標準包裝： | 48 |
| 類型： | 扇出緩沖器（分配），零延遲緩沖 |
| PLL： | 是 |
| 輸入： | CMOS，PECL |
| 輸出： | PECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 160MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.15 V ~ 3.45 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.154"，3.90mm 寬） |
| 供應商設備封裝： | 28-QSOP |
| 包裝： | 管件 |
| 其它名稱： | 527R-04LF |
ICS527-04
CLOCK SLICER USER CONFIGURABLE PECL INPUT ZDB
PECL ZDB AND MULTIPLIER/DIVIDER
IDT / ICS CLOCK SLICER USER CONFIGURABLE PECL INPUT ZDB
5
ICS527-04
REV F 051310
Multiple Output Example
In this example, an input clock of 125 MHz is used. Four low skew copies of 50 MHz PECL are required
aligned to the 125 MHz input clock. The following solution uses the ICS554-01A, which is a 1 to 4 PECL
buffer with low pin to pin skew.
Using the equation for selecting dividers gives:
If FDW = 0, then RDW = 3. This gives the required divide-by-5 function. Setting pin IRANGE = 1 (by leaving
it unconnected and using the internal pull-up) allows a higher speed input clock like the 125 MHz. The
FBPECL pair pins are connected to the Q1 outputs (chosen arbitrarily) of the ICS554. This aligns all the
outputs of the ICS554 with the 125 MHz input since the ICS527-04 aligns rising edges on the PECLIN and
FBPECL pins.
In this example, the resistor network needed for each PECLO output is represented by the
boxes.
125 MHz, PECLIN
50 MHz, PECLO
(Complementary outputs are not shown)
F6
FBPECL
F5
F4
GND
F3
PECLIN
F0
F1
F2
PECLO
GND
S1
VDD
R0
VDD
IRANGE
S0
R2
R1
R5
R6
R4
R3
FBPECL
RES
0.01 F
VDD
Q2
Q0
GND
Q1
GND
Q2
Q0
VDD
OE
NC
Q1
0.01 F
IC
S
55
4-
01A
IC
S
527-
04
The layout design above produces the waveforms shown below.
RN
50 MHz
125 MHz
RN
IN
Q3
RN
560
0.01 F
125 MHz
50 MHz = 125 MHz *
(FDW + 2)
(RDW + 2)
RN
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS542MILFT | IC CLOCK BUFF DIVIDER 1:2 8-SOIC |
| ICS548AMI-03LF | IC CLK INVERTER/DIVIDER 16-SOIC |
| ICS551MILF | IC CLK BUFFER 1:4 160MHZ 8-SOIC |
| ICS553MLFT | IC CLK BUFFER 1:4 200MHZ 8-SOIC |
| ICS554G-01AILFT | IC CLK BUFFER 1:4 200MHZ 16TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS527R-04LFT | 功能描述:IC CLK SLICER PECL ZDB 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應商設備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| ICS527R-04T | 功能描述:IC CLK SLICER PECL ZDB 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標準包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS5300V-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| ICS5300V-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| ICS5300V-3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
發(fā)布緊急采購，3分鐘左右您將得到回復。