- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385434 > HYS72T256020HFA (QIMONDA) 240-Pin Fully-Buffered DDR2 SDRAM Modules PDF資料下載
參數(shù)資料
| 型號： | HYS72T256020HFA |
| 廠商： | QIMONDA |
| 英文描述： | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
| 中文描述： | 240針全緩沖DDR2內(nèi)存模組 |
| 文件頁數(shù)： | 17/47頁 |
| 文件大?。?/td> | 1378K |
| 代理商： | HYS72T256020HFA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
HYS72T[64/128/256]4[00/20]HFA–[2.5/3S/3.7]–B
Fully-Buffered DDR2 SDRAM Modules
Internet Data Sheet
Rev.1.01, 2007-06-20
10062006-RQWY-GI6S
17
TABLE 10
Supply Voltage Levels and DC Operating Conditions
TABLE 11
Timing Parameters
Parameter
Symbol
Limit Values
Unit
Notes
Min.
Nom.
Max.
AMB Supply Voltage
DRAM Supply Voltage
Termination Voltage
EEPROM Supply Voltage
DC Input Logic High(SPD)
DC Input Logic Low(SPD)
DC Input Logic High(RESET)
DC Input Logic Low(RESET)
Leakage Current (RESET)
Leakage Current (Link)
V
CC
V
DD
V
TT
V
DDSPD
V
IH(DC)
V
IL(DC)
V
IH(DC)
V
IL(DC)
I
L
I
L
1.455
1.7
0.48
×
V
DD
3.0
2.1
—
1.0
—
–90
–5
1.5
1.8
0.50
×
V
DD
3.3
—
—
—
—
—
—
1.575
1.9
0.52
×
V
DD
3.6
V
DDSPD
0.8
—
+0.5
+90
+5
V
V
V
V
V
V
V
V
μΑ
μΑ
–
–
–
–
1)
1) Applies for SMB and SPD Bus Signals
2) Applies for AMB CMOS Signal RESET
3) For all other AMB related DC parameters, please refer to the High Speed Differential Link Interface Specifications
1)
2)
1)
2)
3)
Parameter
Symbol
Min.
Typ.
Max.
Units
Notes
EI Assertion Pass-Thru Timing
EI Deassertion Pass-Thru Timing
EI Assertion Duration
FBD Cmd to DDR Clk out that latches Cmd
FBD Cmd to DDR Write
DDR Read to FBD (last DIMM)
Resample Pass-Thru time
ResynchPass-Thru time
Bit Lock Interval
Frame Lock Interval
t
EI Propagate
t
t
EID
t
EI
—
—
—
—
—
t
BitLock
t
FrameLock
—
—
100
—
—
—
—
—
—
—
—
—
—
8.1
TBD
5.0
1.075
2.075
—
—
4
Bitlock
—
—
—
—
—
—
119
154
clks
clks
clks
ns
ns
ns
ns
ns
frames
frames
—
2
1)2)
1) Defined in FB-DIMM Architecture and Protocol Spec
2) Clocks defined as core clocks = 2x SCK input
3) @ DDR2-667 - measured from beginning of frame at southbound input to DDR clock output that latches the first command of a frame to
the DRAMs
4) @ DDR2-667 - measured from latest DQS input to AMB to start of matching data frame at northbound FB-DIMM outputs
3)
4)
1)
1)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYS72T256020HFA-2.5-B | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T256020HFA-3.7-B | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T256020HFA-3S-B | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T64400HFA | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T64400HFA-2.5-B | 240-Pin Fully-Buffered DDR2 SDRAM Modules |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYS72T256020HFA-2.5-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T256020HFA-3.7-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T256020HFA-3S-B | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Fully-Buffered DDR2 SDRAM Modules |
| HYS72T256020HR | 制造商:QIMONDA 制造商全稱:QIMONDA 功能描述:240-Pin Registered DDR2 SDRAM Modules |
| HYS72T256020HR-37-A | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:DDR2 Registered Memory Modules |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。