參數(shù)資料
型號(hào)： HYB18RL25616AC-5
英文描述： ?256M (16Mx16) 200MHz ?
中文描述： ？256M（16Mx16顯示）200MHz的？
文件頁(yè)數(shù)： 3/36頁(yè)
文件大小： 869K
代理商： HYB18RL25616AC-5
HYB18RL25616/32AC
256 Mbit DDR Reduced Latency DRAM
Version 1.42
Page 3
Infineon Technologies
This specification is preliminary and subject to change without notice
1
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.2
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
1.3
Ball Configuration Package and Ballout . . . . . . . . . . . . . . . . . . . . . . .6
1.3.1
Ball Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
1.4
Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
1.5
Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
1.5.1
Command Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
1.5.2
Description of Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
2
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.1
Clocks, Commands and Addresses . . . . . . . . . . . . . . . . . . . . . . . . .15
2.2
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
2.3
Mode Register Set Command (MRS) . . . . . . . . . . . . . . . . . . . . . . . .17
2.4
Configuration Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
2.5
Writes (WR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
2.5.1
Write - Basic Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
2.5.2
Write - Cyclic Bank Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.2.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.2.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
2.5.3
Write Data Mask Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.3.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.3.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5.4
Write followed by Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.5.4.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.5.4.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.6
Reads (RD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.6.1
Read - Basic Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
2.6.2
Read - Cyclic Bank Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.2.1 Burst Length (BL) = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.2.2 Burst Length (BL) = 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
2.6.3
Read followed by Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
3
IEEE 1149.1 Serial Boundary Scan (JTAG) . . . . . . . . . . . . . . 29
3.1
Test Access Port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.1
Test Clock (TCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.2
Test Mode Select (TMS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.3
Test Data-In (TDI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.1.4
Test Data-Out (TDO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2
TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.1
Instruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.2
Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
3.2.3
Boundary Scan Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.2.4
Identification (ID) Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.3
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
3.4
Boundary Scan Exit Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.4.1
x16 Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
3.4.2
x32 Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
3.5
TAP Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
3.6
JTAG TAP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .33
3.7
JTAG TAP Controller State Diagram . . . . . . . . . . . . . . . . . . . . . . . . .34
3.8
JTAG DC Operating Conditons . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
3.9
JTAG AC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
3.10
JTAG AC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . .35
3.11
JTAG Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
相關(guān)PDF資料
PDF描述
HYB18RL25632AC-3.3 ?256M (8Mx32) 300MHz ?
HYB18RL25632AC-5 ?256M (8Mx32) 200MHz ?
HYB25D128400AT-7 ?128Mb (32Mx4) DDR266A (2-3-3)?
HYB25R128160C-840 RAMBUS DRAM
HYB25R128160C-845 RAMBUS DRAM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HYB18T1G400AF-3.7 制造商:Infineon Technologies AG 功能描述:SDRAM, DDR, 256M x 4, 68 Pin, Plastic, BGA
HYB18T1G400AF-5 制造商:Infineon Technologies AG 功能描述:256M X 4 DDR DRAM, 0.6 ns, PBGA68
HYB18T1G800BF-3S 功能描述:IC DDR2 SDRAM 1GBIT 68TFBGA RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:60 系列:- 格式 - 存儲(chǔ)器:EEPROMs - 串行 存儲(chǔ)器類型:EEPROM 存儲(chǔ)容量:16K (2K x 8) 速度:2MHz 接口:SPI 3 線串行 電源電壓:2.5 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:8-PDIP 包裝:管件 產(chǎn)品目錄頁(yè)面:1449 (CN2011-ZH PDF)
HYB18T256400AF-3.7 制造商:Infineon Technologies AG 功能描述:64M X 4 DDR DRAM, 0.5 ns, PBGA60
HYB18T256400AF-5 制造商:Infineon Technologies AG 功能描述:SDRAM, DDR, 64M x 4, 60 Pin, Plastic, BGA
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*