- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384467 > HY5DU56822AT-M (HYNIX SEMICONDUCTOR INC) 256M-S DDR SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | HY5DU56822AT-M |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 256M-S DDR SDRAM |
| 中文描述： | 32M X 8 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁(yè)數(shù)： | 34/36頁(yè) |
| 文件大?。?/td> | 374K |
| 代理商： | HY5DU56822AT-M |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)當(dāng)前第34頁(yè)第35頁(yè)第36頁(yè)
Rev. 0.4/ May. 02 34
HY5DU56422A(L)T
HY5DU56822A(L)T
HY5DU561622A(L)T
14. DQS, DM and DQ input slew rate is specified to prevent double clocking of data and preserve setup and hold times. Signal
transitions through the DC region must be monotonic.
15. tDAL = (tDPL / tCK ) + (tRP / tCK ). For each of the terms above, if not already an integer, round to the next highest integer.
tCK is equal to the actual system clock cycle time.
Example: For DDR266B at CL=2.5 and tCK = 7.5 ns,
tDAL = (15 ns / 7.5 ns) + (20 ns / 7.5 ns) = (2.00) + (2.67)
Round up each non-integer to the next highest integer: = (2) + (3), tDAL = 5 clocks
16. For the parts which do not has internal RAS lockout circuit, Active to Read with Auto precharge delay should be
tRAS - (BL/2) x tCK.
17. tHZ and tLZ transitions occur in the same access time windows as valid data trasitions. These parameters are not referenced
to a specific voltage level but specify when the device output is no longer driving (HZ), or begins driving (LZ).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU561622DLT | 256Mb DDR SDRAM |
| HY5DU561622DT | 256Mb DDR SDRAM |
| HY5DU56422DLT | 256Mb DDR SDRAM |
| HY5DU56422DT | 256Mb DDR SDRAM |
| HY5DU56822DLT | 256Mb DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU56822BLT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32Mx8|2.5V|8K|J/M/K/H/L|DDR SDRAM - 256M |
| HY5DU56822BT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32Mx8|2.5V|8K|J/M/K/H/L|DDR SDRAM - 256M |
| HY5DU56822BT-D | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56822BT-D4/D43 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
| HY5DU56822CT-D | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M-P DDR SDRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。